AMBA IP
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > AMBA IP
AMBA IP 코어 및 하위 시스템: AXI, AHB 및 APB
Silvaco의 AMBA IP는 AXI, AHB 및 APB 컨트롤러와 주변장치, 이를 연결하는 패브릭과 브리지, 5가지 사전 통합 하위 시스템을 모두 제공합니다. MCU부터 멀티코어 SoC까지 사용할 수 있는 합성 가능한 소프트 IP입니다.
버스별 코어 또는 연결이 완료된 하위 시스템
개별 코어를 선택하여 자체 인터커넥트를 구성하거나, 패브릭과 브리지가 이미
연결된 하위 시스템에서 시작하여 자체 블록을 추가하세요.
AXI IP
고대역폭 인터커넥트용 AXI4 및 AXI4-Lite 컨트롤러를 제공합니다. XIP 및 DMA를 갖춘 QSPI 컨트롤러, AXI-SPI 슬레이브 브리지, 64비트 SRAM에 0 또는 1사이클로 접근하는 5마스터 SRAM 컨트롤러, 최대 4개 소자를 구동하는 외부 메모리 컨트롤러가 포함됩니다.
AHB IP
AHB 및 AHB-Lite 기반 시스템 버스 제품군입니다. 옥탈 및 쿼드 SPI 컨트롤러, 최대 4개 마스터용 라운드 로빈 중재기, DES 및 트리플 DES, DMA가 포함된 AES, 단일 및 쿼드 채널 DMA, SRAM, 병렬 플래시, 외부 버스 및 TFT LCD 컨트롤러를 제공합니다.
APB IP
SoC의 저전력, 저대역폭 영역을 위한 APB 2.0 GPIO, 실시간 클록, 인터럽트 컨트롤러, PWM, 타이머, 윈도우 워치독, UART, SPI 및 I2C 마스터/슬레이브 컨트롤러를 제공합니다. 이를 연결하는 브리지와 버스 채널은 APB 3.0도 지원합니다.
하위 시스템
Arm Cortex-M0, Cortex-M3 및 Cortex-A5급 설계용 5가지 사전 통합 하위 시스템입니다. 인터커넥트, 주변장치 및 전력 관리가 이미 함께 동작하므로 버스 통합 작업을 줄입니다. 자체 토폴로지를 구성한다면 멀티마스터 패브릭이 AHB-Lite에서 최대 8개 마스터와 12개 슬레이브를 지원하고, 비동기 클록 도메인을 포함하여 모든 버스 쌍을 브리지로 연결합니다.
제공 형태
합성 및 구성이 가능한 소프트 IP입니다. 코어는 Verilog 소스와 전체 테스트 환경, AXI 또는 AHB 버스 기능 모델로 제공되므로 최상위 통합 전에 자체 플로에서 검증할 수 있습니다. 하위 시스템에는 테스트 스위트, 사용자 및 통합 가이드, 기술 독립적 합성 제약조건이 추가됩니다.
SoC에서 AMBA IP의 역할
SoC 인터커넥트 및 IP 재사용
표준 AMBA 인터페이스로 이번 프로그램에 도입한 코어를 다음 프로그램에서도 활용할 수 있습니다.
고성능 컴퓨팅 및 모바일 프로세서
AXI4 패브릭 및 브리지 또는 Cortex-A5급 프로세서 기반 AXI Performance 하위 시스템.
저전력 임베디드 및 IoT 설계
전력 관리와 시작 코드를 포함한 APB 주변장치 및 AHB Low-power 하위 시스템.
멀티코어 및 이기종 아키텍처
멀티마스터 패브릭과 모든 클록 비율로 동작하는 도메인용 비동기 브리지.
문의 전에 확인할 수 있는 부품 번호
Silvaco의 양산 IP는 실리콘으로 제작 및 시험되었습니다. 모든 AMBA 부품에는 공개된
고유 부품 번호가 있으며 대부분 제품 개요를 제공합니다.
41개 부품
각각 고유 부품 번호를 가진 컨트롤러, 주변장치, 패브릭, 브리지 및 하위 시스템
5개 하위 시스템
각각 Arm Cortex 프로세서 기반
AXI4 · AHB-Lite · APB 3.0
제품군 전반에서 AXI4-Lite, AHB 2.0 및 APB 2.0도 지원
RTL · 테스트벤치 · BFM
코어와 함께 제공되어 자체 플로에서 바로 실행 가능
카탈로그 · PDF
2026년 여름
IP 선택 가이드
Silvaco I3C 및 자동차 네트워킹 IP와 함께 AMBA 코어, 패브릭, 브리지 및 하위 시스템을 부품 번호별로 소개합니다.
제품 소개서 · PDF
2026년 3월
AXI Performance Subsystem
Cortex-A5급 프로세서 기반으로 8개 마스터와 16개 슬레이브를 지원하는 AXI4 다층 패브릭이며, 4채널 DMA, SRAM 및 QSPI XIP 컨트롤러를 포함합니다. Linux 또는 RTOS를 선택할 수 있습니다.
제품 소개서 · PDF
2026년 3월
Secure AHB Performance Subsystem M3
보안 AHB 크로스바 기반 Cortex-M3 하위 시스템으로, 파라미터화된 SRAM 및 ROM 메모리 보호, 전력 관리, 4채널 DMA, 직렬 플래시의 코드를 인증하고 복호화하는 부트로더를 제공합니다.
제품 소개서 · PDF
2026년 3월
AHB Multi Fabric
단일 마스터 버스의 범위를 넘어선 설계를 위해 AHB-Lite에서 최대 8개 마스터와 12개 슬레이브를 연결합니다.
버스 구성을 알려주세요
SoC에 사용하는 버스와 프로세서를 알려주세요. IP 전문가가 성능 및 면적 예산에 맞는
구성을 정하고 하위 시스템 통합과 라이선스를
안내합니다. 같은 칩에 I3C, 프로세서 IP 또는 Silvaco EDA
도구가 필요하다면 하나의 공급업체와 한 번의 상담으로 해결할 수 있습니다.
AMBA IP 관련 질문
AMBA란 무엇인가요?
AMBA(Advanced Microcontroller Bus Architecture)는 SoC 내부의 프로세서, 메모리 및 주변장치를 연결하는 온칩 버스에 대한 Arm의 공개 사양입니다. AXI, AHB 및 APB가 대표적인 프로토콜입니다. Silvaco의 AMBA IP는 단일 주변장치부터 전체 하위 시스템까지 이 프로토콜에 따라 설계되어 블록을 표준 인터페이스로 연결합니다.
AXI, AHB 및 APB의 차이는 무엇인가요?
AXI는 프로세서와 고속 메모리를 위해 읽기 및 쓰기 채널을 분리한 고대역폭 인터커넥트입니다. AHB는 DMA, 메모리 컨트롤러 및 중속 주변장치용 시스템 버스입니다. APB는 타이머, UART 및 GPIO용 단순한 저전력 버스입니다. 많은 SoC가 세 버스를 모두 사용하므로 Silvaco는 각 버스 쌍을 연결하는 브리지를 제공합니다.
어떤 프로토콜 버전을 지원하나요?
Silvaco AMBA IP는 AXI4 및 AXI4-Lite, AHB 2.0 및 AHB-Lite, APB 2.0 및 3.0을 지원합니다. APB 주변장치 자체는 APB 2.0입니다. APB 3.0은 AHB-APB 및 AXI-APB 브리지와 APB 버스 채널을 통해 지원됩니다. 다른 버전은 IP 전문가에게 문의하세요.
소프트 IP인가요, 하드 IP인가요?
소프트 IP입니다. 코어는 Verilog 소스로 제공되는 합성 및 구성 가능한 RTL이므로 고정된 하드 매크로 대신 선택한 공정의 자체 합성 플로를 사용합니다. 같은 이유로 하위 시스템에는 기술 독립적 합성 제약조건이 제공됩니다. 양산 IP 자체는 실제 실리콘으로 제작되었습니다.
AMBA 하위 시스템이란 무엇인가요?
AMBA 하위 시스템은 Arm 프로세서를 중심으로 버스 패브릭, 브리지, 주변장치 및 전력 관리를 사전 통합한 구성입니다. 직접 조립하고 검증하는 대신 이미 동작하는 인터커넥트에서 시작합니다. Silvaco는 Cortex-M0용 저전력 및 고성능 AHB 설계, Cortex-M3용 설계, 보안 M3, Cortex-A5급 프로세서용 AXI 설계의 5가지를 제공합니다.
AMBA IP는 어떻게 구성하고 검증하나요?
각 코어는 구성 가능합니다. 자체 테스트 환경과 AXI 또는 AHB 버스 기능 모델을 포함한 RTL로 제공되어 통합 전에 자체 플로에서 동작을 확인할 수 있습니다. 하위 시스템에는 테스트 스위트와 통합 가이드도 포함됩니다. 면적 및 성능 목표에 따라 구성을 정하며 IP 전문가가 함께 검토합니다.
관련 정보
I3C
MIPI I3C 컨트롤러 및 타깃 IP
임베디드 프로세서
임베디드 SoC용 프로세서 IP
자동차 IP
CAN, FlexRay 및 LIN 컨트롤러
기타 IP
더 많은 Silvaco IP 코어
Design IP
전체 Silvaco Design IP 포트폴리오