AMBA IP
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > AMBA IP
AMBA IPコアとサブシステム：AXI、AHB、APB
SilvacoのAMBA IPは、AXI、AHB、APBの3つのバスのコントローラと周辺回路、それらを接続するファブリックとブリッジ、および5つの事前統合済みサブシステムをSoCチームに提供します。MCUからマルチコアSoCまで対応する、合成可能なソフトIPです。
各バスのコア、または接続済みのサブシステム
個別のコアを選び、独自のインターコネクトを構築できます。または、お客様独自のブロックを追加する前に、
ファブリックとブリッジが接続済みのサブシステムから開始できます。
AXI IP
インターコネクトの高帯域部分に対応するAXI4およびAXI4-Liteコントローラ。XIPとDMAを備えたQSPIコントローラ、AXIからSPIスレーブへのブリッジ、64ビットSRAMへ0または1サイクルでアクセスする5マスターSRAMコントローラ、および最大4つのデバイスを駆動する外部メモリコントローラを提供します。
AHB IP
AHBおよびAHB-Liteのシステムバス製品群。オクタル・クアッドSPIコントローラ、最大4マスターのラウンドロビンアービタ、DESとトリプルDES、DMA付きAES、シングル・クアッドチャネルDMA、SRAM、パラレルフラッシュ、外部バス、TFT LCDの各コントローラを提供します。
APB IP
SoCの低消費電力・低帯域部分向けに、APB 2.0のGPIO、リアルタイムクロック、割り込みコントローラ、PWM、タイマ、ウィンドウ型ウォッチドッグ、UART、SPI、I2Cマスター／スレーブコントローラを提供します。これらに接続するブリッジとバスチャネルはAPB 3.0にも対応します。
サブシステム
Arm Cortex-M0、Cortex-M3、Cortex-A5クラスの設計向けに、5つの事前統合済みサブシステムを提供します。インターコネクト、周辺回路、電源管理がすでに連携するため、バス統合の作業を開発スケジュールから省けます。独自のトポロジーを構築する場合、マルチマスターファブリックはAHB-Liteで最大8マスターと12スレーブに対応し、ブリッジは非同期クロックドメインを含め、すべてのバスの組み合わせを接続します。
提供形態
合成可能で構成を変更できるソフトIPです。コアはVerilogソースとして、完全なテスト環境とAXIまたはAHBのバス機能モデルとともに提供されるため、トップレベルに組み込む前に独自のフローで検証できます。サブシステムには、テストスイート、ユーザーガイド、統合ガイド、技術に依存しない合成制約も含まれます。
SoCにおけるAMBA IPの用途
SoCインターコネクトとIPの再利用
標準AMBAインターフェースにより、今回のプロジェクトでライセンスしたコアを次のプロジェクトでも利用できます。
高性能コンピューティングとモバイルプロセッサ
AXI4のファブリックとブリッジ、またはCortex-A5クラスのプロセッサを中心としたAXI Performanceサブシステム。
低消費電力の組み込み・IoT設計
電源管理と起動コードを含むAPB周辺回路とAHB Low-powerサブシステム。
マルチコア・ヘテロジニアスアーキテクチャ
マルチマスターファブリックと、任意のクロック比で動作するドメイン向けの非同期ブリッジ。
お問い合わせ前に確認できる品番
Silvacoの量産向けIPは、シリコンとして製造・試験されています。すべてのAMBA製品には
公開された固有の品番があり、その多くに製品概要が用意されています。
41製品
それぞれ固有の品番を持つコントローラ、周辺回路、ファブリック、ブリッジ、サブシステム
5つのサブシステム
それぞれArm Cortexプロセッサを中心に構成
AXI4 · AHB-Lite · APB 3.0
製品群全体でAXI4-Lite、AHB 2.0、APB 2.0にも対応
RTL · test bench · BFM
コアに同梱され、お客様のフローですぐに実行可能
カタログ · PDF
2026年夏
IP選択ガイド
AMBAのコア、ファブリック、ブリッジ、サブシステムを品番別に、SilvacoのI3Cおよび車載ネットワークIPとともに紹介します。
製品概要 · PDF
2026年3月
AXI Performanceサブシステム
8マスターと16スレーブを備えたAXI4マルチレイヤーファブリック。Cortex-A5クラスのプロセッサを基盤とし、4チャネルDMA、SRAM、QSPI XIPの各コントローラを備えています。LinuxまたはRTOSを選択できます。
製品概要 · PDF
2026年3月
Secure AHB Performance Subsystem M3
セキュアAHBクロスバー上のCortex-M3サブシステム。パラメータ化されたSRAMおよびROMのメモリ保護、電源管理、4チャネルDMA、シリアルフラッシュのコードを認証・復号するブートローダを備えています。
製品概要 · PDF
2026年3月
AHB Multi Fabric
AHB-Liteで最大8マスターと12スレーブを接続し、シングルマスターバスの規模を超えた設計に対応します。
バス上の構成をお知らせください
SoCで使用するバスとプロセッサをお知らせください。IPの専門家が、
性能と面積の予算に合わせて構成を選定し、サブシステムの
統合とライセンスについてご案内します。同じチップにI3C、プロセッサIP、Silvaco EDA
ツールが必要な場合も、1つのベンダーへの相談で対応できます。
AMBA IPに関する質問
AMBAとは何ですか？
AMBA（Advanced Microcontroller Bus Architecture）は、SoC内のプロセッサ、メモリ、周辺回路を接続するオンチップバスの、Armによるオープンな仕様です。AXI、AHB、APBが代表的なプロトコルです。SilvacoのAMBA IPは、単一の周辺回路から完全なサブシステムまで、これらのプロトコルに基づいて構築され、標準インターフェースでブロックを接続できます。
AXI、AHB、APBの違いは何ですか？
AXIは、読み出しと書き込みのチャネルを分離した高帯域インターコネクトで、プロセッサや高速メモリに使用します。AHBは、DMA、メモリコントローラ、中速の周辺回路向けのシステムバスです。APBは、タイマ、UART、GPIO向けのシンプルで低消費電力なバスです。多くのSoCが3つすべてを使用するため、Silvacoは各バスの組み合わせを接続するブリッジを提供しています。
どのプロトコルバージョンに対応していますか？
SilvacoのAMBA IPは、AXI4とAXI4-Lite、AHB 2.0とAHB-Lite、APB 2.0と3.0に対応します。APB周辺回路自体はAPB 2.0です。APB 3.0には、AHBからAPBおよびAXIからAPBへのブリッジとAPBバスチャネルを介して対応します。その他のバージョンについてはIPの専門家にお問い合わせください。
ソフトIPですか、ハードIPですか？
ソフトIPです。コアは合成可能で構成変更できるRTLであり、Verilogソースとして提供されます。そのため、固定のハードマクロとして提供されるのではなく、選択したプロセスでお客様の合成フローを使用できます。同じ理由で、サブシステムには技術に依存しない合成制約が付属します。また、量産向けIP自体は実際にシリコンとして製造されています。
AMBAサブシステムとは何ですか？
AMBAサブシステムは、Armプロセッサを中心に、バスファブリック、ブリッジ、周辺回路、電源管理を事前統合したものです。自ら組み立てて検証する代わりに、すでに動作するインターコネクトから開始できます。Silvacoは5種類を提供しています。Cortex-M0向けの低消費電力および高性能AHB設計、Cortex-M3向け、セキュアM3、およびCortex-A5クラスのプロセッサ向けAXI設計です。
AMBA IPはどのように構成・検証しますか？
各コアは構成を変更できます。RTLに専用のテスト環境とAXIまたはAHBのバス機能モデルが付属するため、統合前にお客様のフローで動作を確認できます。サブシステムにはテストスイートと統合ガイドも含まれます。面積と性能の目標に基づいて構成を決定し、IPの専門家がお客様とともに検討します。
関連情報
I3C
MIPI I3CコントローラおよびターゲットIP
組み込みプロセッサ
組み込みSoC向けのプロセッサIP
車載IP
CAN、FlexRay、LINコントローラ
その他のIP
その他のSilvaco IPコア
Design IP
Silvaco Design IPの全製品群