SmartSpice
首页 > 产品与工作流程 > AI 驱动设计 > 电路仿真 > SmartSpice
SmartSpice：适用于现有 SPICE 网表的并行电路仿真器
为模拟、混合信号、存储器和定制数字电路提供完整 SPICE 精度。兼容 HSPICE® 和 Spectre®，使您已信赖的输入文件和晶圆代工厂模型可原样迁移。
SmartSpice 的功能
SmartSpice 是 Silvaco 面向晶体管级电路设计的并行 SPICE 仿真器。为 HSPICE 或 Spectre 编写的 SPICE 网表可直接读取，旧有 PSPICE 和 Berkeley SPICE 文件也可使用。如果一种方法无法使电路收敛，SmartSpice 会检查初始条件，并转用其他求解器和步进算法，全程保持精度。
功能
仿真引擎
SmartSpice 在运行过程中选择求解器、步进算法和计算方法，而非事先固定。容量可超过 800 万个有源器件。
可在单机上多线程运行，或分布至网络中的多个 CPU。对于大型瞬态仿真，HPP 模式可将电路划分为多个分区，跨核心并行求解，适用于版图前或版图后分析。
优化
设置目标后，让 SmartSpice 调整参数。性能指标优化可调节翻转阈值、延迟、电流限制、上升和下降时间，以及 .MEASURE 语句可计算的其他指标。可同时优化多个目标。
函数曲线优化针对整条曲线，将 DC、AC 或瞬态结果拟合至 TCAD 仿真或测量得到的目标。无论稳态、频域还是时域，分析类型都不构成限制。您可通过交互显示查看优化进度。
Verilog-A
所需模型尚不存在时，可自行编写。SmartSpice 涵盖 Verilog-AMS 2.3.1 的全部模拟功能，并可在仿真器内调试模型。小信号和噪声源支持高斯、指数、泊松、卡方、Student’s T 和 Erlang 分布。模拟运算符涵盖时间积分、导数、偏导数，以及 transition、slew、Laplace 和 Z 变换。
可使用行为模型自顶向下验证 PLL、VCO 或数据转换器架构，再在晶体管实现后自底向上验证各模块。混合信号设计中的数字模块，包括 sigma-delta 转换器中的数字模块，也可采用同样方式编写。完成的模型可编译并加密，向客户交付时无需提供源代码。
Rubberband
调整一个或多个模型参数或器件实例参数，即可立即观察电路响应。可从 SmartSpice 或 Gateway 原理图运行。
首次尺寸调整成为交互过程，无需排队反复运行。配置可以保存，使下一个模块从当前进度继续。了解更多 Circuit Rubberband 信息
在设计流程中的位置
应用
模拟与混合信号电路设计
高精度模拟与混合信号模块、存储器、定制数字电路，以及平板显示器中的 TFT 像素和驱动电路。
特征化与优化
对单元库进行特征化，并调整器件和电路参数，直至仿真曲线与测量或 TCAD 得到的曲线匹配。
行为模型与宏模型开发
使用 Verilog-A 编写紧凑器件模型和电路宏模型，在仿真器中调试，并编译以供分发。
结果、笔记与简介
十大半导体公司中有六家使用 Silvaco EDA。以下详细展示 SmartSpice 的实际应用，所有内容均无需填写表单即可访问。
客户案例研究
2018 年 8 月
基于 SmartSpice 的低功耗存储器编译器特征化
Mobile Semiconductor 需要 56,000 次 SPICE 运行，才能完成其存储器编译器在 22nm 节点上的特征化。从旧有仿真器流程切换至 SmartSpice 和 SmartView 后，团队报告特征化时间改善了 50%。
应用说明 · PDF
2025 年 7 月
SmartSpice HPP：兼具 SPICE 精度的高性能并行仿真
在 Silvaco 自身测试中，基于分区的 HPP 模式比标准 SmartSpice 最高快 40x，最大延迟误差约为 2%。一次仿真的耗时从约 90 小时降至 2.2 小时。
产品简介 · PDF
2022 年 8 月
SmartSpice 电路仿真器
数据手册介绍收敛和分析选项、优化器、HSPICE 与 Spectre 兼容性，并按系列列出所有支持的器件模型。
访谈 · 视频
2018 年 8 月
我为何依赖 SmartSpice
模拟设计师 Martin Mallinson 的音频电路已用于数百万部智能手机。他介绍 SmartSpice 带来的交互性、速度和精度。
网络研讨会
2025 年 7 月
SmartSpice 2021：基线版本的十大新功能
性能与内存、新界面、SmartSpice RF、Pro 和 Server、Spectre 兼容模式、并行 .ALTER，以及蒙特卡洛外部采样。
应用说明 · PDF
2018 年 8 月
使用局部与全局优化进行 SmartSpice 电路设计
目标与参数边界、性能指标优化与函数优化的比较，以及何时选择局部或全局方法。
应用说明 · PDF
2025 年 7 月
VA-Debugger 简介
介绍如何在 SmartSpice 内启动 Verilog-A 调试器并设置断点，包括条件断点。
网络研讨会
2022 年 8 月
了解基于 SmartSpice 的先进 TFT 平板显示设计
使用 SmartSpice 进行 TFT 平板显示电路设计的录播内容，可按需观看。
SmartSpice 常见问题
什么是 SmartSpice？
它是 Silvaco AI 驱动设计产品线中的并行 SPICE 电路仿真器，面向晶体管级模拟与混合信号工作，以及存储器和定制数字设计。可直接加载 HSPICE 和 Spectre 输入文件及其模型。可在单机上多线程运行，也可分布至网络 CPU，单个电路可包含超过 800 万个有源器件。
SmartSpice 与 SmartSpice Pro 有何不同？
SmartSpice 是通用仿真器，提供 DC、AC 和瞬态分析、内置优化、Verilog-A 及 rubberband 调节。SmartSpice Pro 是 Silvaco 面向数百万元件 SRAM 和 TFT 显示电路的 FastSPICE 仿真器。它对电路分区，采用多速率事件驱动仿真，仅运行直流工作点和瞬态分析。
SmartSpice 支持哪些模型格式？
支持 HSPICE 或 Spectre 格式的晶圆代工厂模型，以及 HSPICE、Spectre、PSPICE 和 Berkeley SPICE 的 SPICE 网表格式。内置器件模型涵盖 MOSFET、SOI、TFT、MESFET、JFET 和二极管系列，包括 BSIM3、BSIM4、BSIM6、面向 FinFET 的 BSIM-CMG、PSP 和 HiSIM 等。未内置的模型可通过 Verilog-A 导入。
什么是 rubberband 功能？
即实时电路调节。调整任意组合的模型参数和器件实例参数，响应会立即重新绘制，无需等待重新运行。可从 SmartSpice 界面或 Gateway 原理图启动，再保存配置以供下一个电路复用。
SmartSpice 能否根据目标曲线优化电路？
可以。加载台架测量或 TCAD 生成的目标曲线后，函数曲线优化会调整电路和模型参数，直至仿真的 DC、AC 或瞬态响应与其匹配。如果按规格优化，性能指标优化可同时针对延迟、电流等多个数值。
SmartSpice 是否支持 Verilog-A？
支持。SmartSpice 完整实现 Verilog-AMS 2.3.1 的模拟部分。其内置调试器可在仿真运行时于模型源代码中设置断点，包括条件断点。经过编译和加密的模型可在共享时保护专有紧凑模型和模拟 IP。
更多电路仿真产品
SmartSpice Pro
面向 SRAM 和 TFT 显示的 FastSPICE
SmartView
波形查看与分析
SmartSpice RadHard
单粒子效应与剂量率
InVar
IR 压降与热分析
Circuit Rubberband
SmartSpice 内置的实时调节功能