AI-Driven Manufacturing covers the process and device physics. AI-Driven Design covers the EDA tools, IP, verification and enablement.
Multiphysics from simulation to the fab floor
EDA tools, licensed IP, verification and enablement
Your market sets the physics problem
Find the technique for your problem
Process and device physics, from simulation to the fab floor
由 Gateway 驱动、用于原理图驱动版图的版图编辑器。
仿真正常的模块仍可能出现电源压降或过热。InVar 可在版图仍能修改时指出问题位置。
InVar 是 Silvaco 面向模拟与混合信号 IC 的 IR 压降和热分析工具,可直接用于晶体管级设计,包括存储器、标准单元、定制数字模块、高速 I/O 和模拟电路。分析范围从单个模块扩展至全芯片。它将温度与压降视为同一个问题,因此每项结果都已包含另一因素的影响。
在准备流片的版图上,综合电源压降与温度的相互影响进行检查。
InVar 读取行业标准设计文件,并输出其他工具可接收的结果。
用于后端物理验证的签核结果。提供用于假设场景探索的交互视图、文本报告、分析数据库,以及向下游传递结果的文件接口。
数据手册介绍 InVar 系列、晶体管级和门级分析、各自所需的输入数据,以及面向版图工程师的早期分析工具 InVar Prime。
规划阶段的 InVar Prime:定位初步版图中的 IR 压降和电流密度,并了解热分析结果如何指导布图规划。
介绍版图工程师如何在物理设计完成前,利用 InVar Prime 估计电迁移、IR 压降和温度。
请提供需要进行供电网络签核的模块或芯片,以及版图和提取网表,查看如何在您的设计上同时求解 IR 压降与温度。
IR 压降是电流流过芯片供电网络电阻时损失的电压,因此晶体管实际获得的电压低于标称供电电压。IR 压降分析描绘从封装连接端到各个器件的电压损失,显示哪些位置的电源压降足以使电路变慢或失效。
IR 压降分析确定电源电压损失的位置,热分析确定芯片发热的位置,两者相互影响。电流使金属和器件升温,温度又改变电阻和器件行为,进而再次改变电流。InVar 同时求解两者,因此结果已包含这一反馈过程。
不需要。InVar 使用真正的 SPICE 引擎直接仿真晶体管级设计,开始前无需已有的特征化库。请提供版图、提取网表和工艺文件。分析从这三项输入开始,因此刚完成提取的模块即可进行检查。
从单个单元到完整芯片均可。无需将层次化设计展平即可分析。InVar 为各模块建立模型,以保持较快运行速度和较低内存需求,再自底向上组合这些模型,获得不损失精度的全芯片结果。
电源网格绘制完成且布图规划仍可更改时运行一次,再在全芯片签核时运行。InVar Prime 负责早期分析,在规划期间根据版图数据估计 IR 压降、电流密度和热状况;InVar 则执行签核检查。
InVar 适用于所有工艺节点,包括 FinFET。所需的是该节点的 ITF 或 iRCX 格式工艺文件。评估前请将工艺信息告知我们的技术专家,他们将确认是否有相应文件。
完整 SPICE 电路仿真
面向 SRAM 和 TFT 显示的 FastSPICE
波形查看与分析
单粒子效应与剂量率
SmartSpice 内置的实时调节功能