아날로그 및 맞춤형 IC 설계
홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 맞춤형 IC 설계
아날로그 및 맞춤형 IC 설계
Silvaco의 아날로그 IC 설계 도구는 초기 회로도부터 레이아웃, DRC 및 LVS, 기생 성분 추출, 변동 분석, 사인오프까지 하나의 플로로 지원합니다.
테이프아웃 전에 아날로그 IC 설계에서 검증해야 할 사항
아날로그 IC 설계는 여전히 트랜지스터 하나하나를 다루는 작업입니다. 각 소자의 크기와 위치를 정하고 배선하면서 레이아웃과 회로도가 동일한 회로임을 계속 검증합니다.
디지털 플로가 추상화하는 요소가 아날로그 IC 설계에서는 중요하기 때문에 수동 작업이 남아 있습니다. 트랜지스터 매칭뿐 아니라 모든 배선, 아날로그 레이아웃이 추가하는 저항과 커패시턴스도 중요합니다. 밴드갭 기준전압 회로나 PLL은 회로도 시뮬레이션에서 문제가 없어 보여도 추출된 기생 성분을 반영하면 사양을 충족하지 못할 수 있습니다.
따라서 테이프아웃 전에 레이아웃이 파운드리 규칙(DRC)과 회로도(LVS)에 부합하는지 검사합니다. 기생 성분을 추출하여 시뮬레이션하고 공정 변동 전반에서 설계를 분석하여 수율을 입증합니다. 검토 중 발견한 불일치는 레이아웃 수정으로 해결되지만 실리콘에서 발견하면 재제작이 필요합니다. Silvaco는 Gateway, Expert, SmartDRC/LVS, Hipex, Jivaro Pro, Viso, PEX Certify, VarMan과 회로 시뮬레이션 제품군의 SmartSpice 및 SmartView로 이러한 검사를 지원합니다.
다섯 번의 데이터 전달 대신 하나의 플로
회로도, 레이아웃, 검증, 추출 도구는 서로의 데이터를 활용하도록 설계되어 불일치가 발생한 단계에서
문제를 발견합니다. 세 단계 후에 원인을 거슬러 추적할 필요가 없습니다.
축소 작업과 함께 사용합니다. 레이아웃 후 결과가 잘못된 것으로 보이면 Viso가 시뮬레이션을 실행하기 전에 원인 넷을 보여줍니다.
추출기 자체를 검사합니다. 설정, 버전, 형식 또는 도구가 다른 두 추출 넷리스트를 비교하여 정확한 불일치 지점을 확인합니다.
시뮬레이션의 이전 단계에서 Utmost IV는 소자를 특성화하고 SmartSpice가 사용하는 SPICE 모델을 생성합니다.
아날로그 IC 설계 단계별 도구
설계 입력, 검증, 기생 성분, 수율 등 현재 해결해야 할 문제에서 시작하십시오.
설계 입력 및 레이아웃
서로 및 검증 도구와 교차 탐색이 가능한 두 편집기에서 회로도를 작성하고 레이아웃을 설계합니다.
검증 및 추출
레이아웃 오류는 일찍 발견할수록 비용이 적게 듭니다. 레이아웃이 추가하는 전기적 성분을 측정하기 전에 규칙과 연결성을 검사하십시오.
SmartDRC/LVS
Tower Semiconductor, X-FAB, UMC에서 실리콘으로 검증되고 파운드리 인증을 받은 DRC, LVS 및 넷리스트 간 비교 검사입니다.
기생 성분 축소 및 분석
나노미터 노드에서는 기생 성분이 회로 동작을 결정하며, 추출된 네트워크가 너무 커져 그대로 시뮬레이션하기 어렵습니다.
Jivaro Pro
65nm부터 2nm까지 설정한 정확도를 유지하면서 레이아웃 후 SPICE 시뮬레이션을 최대 15배 가속하는 기생 성분 축소 기능입니다.
변동 및 수율
첨단 노드의 공정 변동은 수율을 떨어뜨릴 수 있으며, 기존 Monte Carlo는 하이 시그마 영역을 측정하기에 너무 느립니다.
아날로그 IC 설계팀의 활용 분야
SmartSpice 제품 페이지의 용도 설명에서 가져온 세 가지 작업 유형입니다.
아날로그 및 혼합 신호
회로도 입력부터 수율 분석까지 모든 단계 지원
RF
RF 회로를 위한 회로도 입력, 레이아웃, 물리 검증 및 변동 분석
메모리
메모리 IC용 Hipex 추출 및 VarMan XMA를 활용한 전체 메모리 수율 분석
디스플레이 및 TFT
TFT 및 평판 디스플레이 레이아웃의 등저항 배선과 평판 디스플레이 규칙 검사
전력 관리
전력 관리 설계를 위한 물리 검증
표준 셀 및 IO
Gateway에서 작성하고 VarMan으로 통계적 변동 검사
가장 까다로운 노드에서 인정받은 사인오프
Micron, Nanya, PSMC는 모두 최근 다년 계약을 체결하여 산업계에서 가장 까다로운 공정 노드 일부에 Silvaco의 사인오프용으로 인정된 검증 기술을
도입했습니다. SK Hynix는 Jivaro-
Pro-DX의 새로운 용량 및 성능 개선을 활용하여 HBM4E 사인오프를 수행했습니다. Silvaco EDA는 세계 10대 반도체 기업 중 6곳에서 사용됩니다.
DRAM
고객 · Jivaro Pro
eTopus
eTopus는 데이터센터 및 HPC 칩용 고속 혼합 신호 IP를 개발합니다. FinFET 플로에서 대형 블록의 전체 레이아웃 후 시뮬레이션은 몇 주가 걸릴 수 있었습니다.
“…당사 블록 하나의 전체 시뮬레이션에는 20일 이상이 걸렸습니다. Jivaro Pro를 사용한 후 설계자의 정확도 요구사항을 유지하면서 실행 시간이 6일로 줄었습니다.”
Harry Chan, 창업자 겸 CEO, eTopus
플로에서 가장 많은 비용이 드는 단계는 무엇인가요?
다음 테이프아웃 예정 블록이나 현재 플로에서 가장 많은
시간을 소비하는 단계를 가져와 자체 설계 데이터로 애플리케이션 엔지니어와 함께 검토하십시오.
아날로그 IC 설계에 관한 엔지니어의 질문
아날로그 및 맞춤형 IC 설계란 무엇인가요?
아날로그 및 맞춤형 IC 설계는 트랜지스터 수준에서 수행하는 칩 설계입니다. 설계자는 회로도를 작성하고 레이아웃을 설계한 후 두 가지가 일치하는지 검증합니다. 아날로그, 혼합 신호, RF 및 메모리 블록은 소자 크기, 매칭, 레이아웃 기생 성분이 동작을 결정하므로 이러한 방식으로 개발됩니다.
풀 커스텀 IC 플로에는 어떤 도구가 필요한가요?
회로도 편집기, 레이아웃 편집기, DRC 및 LVS, 기생 성분 추출, SPICE 시뮬레이터, 파형 뷰어가 필요합니다. 첨단 노드에서는 기생 성분 축소와 변동 분석도 필요합니다. Silvaco 플로에서는 Gateway, Expert, SmartDRC/LVS, Hipex, SmartSpice, SmartView, Jivaro Pro, VarMan이 이를 담당하며 Viso와 PEX Certify가 기생 성분 디버깅 및 추출 검증을 지원합니다.
기생 성분 추출과 기생 성분 축소의 차이점은 무엇인가요?
추출은 레이아웃이 추가하는 저항과 커패시턴스를 계산하여 넷리스트에 기록합니다. Hipex는 GDSII, 셀 넷리스트, 규칙 기반 기술 파일을 읽습니다. 축소는 이후 이 네트워크를 줄여 정확도를 유지하면서 레이아웃 후 시뮬레이션을 합리적인 시간 안에 완료하도록 합니다. Jivaro Pro는 어떤 추출기에서 생성된 DSPF, SPEF, SPICE 넷리스트도 처리합니다.
Silvaco 도구를 Cadence 또는 Synopsys 플로와 함께 사용할 수 있나요?
예. Expert는 기존 Virtuoso 기술 데이터를 가져오며 검증 시 Calibre Interactive 및 Calibre RVE와 연결됩니다. Gateway는 SPICE, CDL, Verilog 넷리스트를 처리하고 HSPICE, OpenAccess, iPDK를 지원합니다. Jivaro Pro는 HSPICE, Spectre, Calibre View 넷리스트를 읽으며 Viso는 Virtuoso와 함께 작동합니다. 구체적인 플로의 확인을 요청하십시오.
물리 검증에는 어떤 Silvaco 도구가 필요한가요?
SmartDRC/LVS가 필요합니다. 아날로그, 디지털, 혼합 신호 레이아웃에서 설계 규칙 검사, 레이아웃과 회로도 비교, 넷리스트 간 비교를 수행하며 여러 CPU로 확장됩니다. Tower Semiconductor, X-FAB, UMC에서 파운드리 인증을 받았으며 Expert 레이아웃 편집기와 통합됩니다. 파운드리가 Calibre에서 사인오프하는 경우 Expert는 Calibre와도 연결됩니다.
변동을 고려한 설계란 무엇이며 언제 필요한가요?
일반적인 코너뿐 아니라 실제 공정 변동 전반에서 사양을 충족하도록 회로를 설계하는 것을 의미합니다. 첨단 노드와 메모리 비트셀처럼 셀이 수천 번 반복되는 경우 필수적이며, 7시그마 이상까지 검증해야 할 수 있습니다. VarMan의 하이 시그마 분석은 단순 반복 Monte Carlo보다 훨씬 적은 시뮬레이션으로 이를 달성합니다.
AI 기반 설계 더 보기
회로 시뮬레이션
이 플로에 사용되는 SmartSpice, SmartSpice Pro, SmartView 및 기타 시뮬레이션 도구
리소그래피
표준 셀 라이브러리 생성, 최적화 및 특성화
Design IP
Mixel MIPI PHY IP부터 기반 및 시스템 IP까지 직접 설계하는 대신 검증된 실리콘 IP를 라이선스로 활용