Hipex
홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 맞춤형 IC 설계 > Hipex
Hipex: 전체 칩 규칙 기반 RC 기생 성분 추출
Hipex는 전체 칩 또는 선택한 넷의 기생 성분을 추출한 후 레이아웃이 추가하는 저항과 커패시턴스를 회로도 넷리스트에 기록하여 레이아웃 후 시뮬레이션을 준비합니다.
Hipex의 기능
늦게 발견한 기생 성분은 원인이 된 레이아웃을 추적하기 가장 어렵습니다. Hipex는 배선을 수정할 수 있는 단계에서 이를 찾아냅니다. 셀 넷리스트와 규칙 기반 기술 파일을 함께 사용하여 GDSII에서 계층형 아날로그, 혼합 신호, 메모리 또는 SoC 레이아웃을 읽습니다. 이어서 모든 기생 저항과 커패시터를 추출하여 회로도 넷리스트에 반영합니다. Expert 레이아웃 편집기 내부에서 실행합니다. 수식만으로 정밀도가 충분하지 않은 영역에는 필드 솔버 모드를 적용합니다.
기생 성분 추출 기능
추출
전체 칩을 추출하거나 관심 있는 넷, 노드, 레이어를 지정하여 나머지는 그대로 유지하십시오. 집중형 RC, C만, R만, 결합 C 또는 완전 분포형 RC를 선택할 수 있습니다.
규칙 기반 수식은 2D 추출기의 속도로 3D에 가까운 커패시턴스 정확도를 제공합니다.
소자
Hipex가 생성하는 넷리스트는 레이아웃 자체의 계층 구조를 따릅니다. MOSFET, MESFET, BJT, JFET, 다이오드, 커패시터, 저항과 사용자가 정의한 파라미터화된 소자를 인식합니다.
45° 및 90° 격자에서 벗어난 소자와 임의 형상의 저항도 정확히 추출합니다.
검사
동일한 처리 과정에서 전기 규칙 검사를 실행하여 단락, 개방, 미접속 넷을 표시합니다.
출력
회로도 넷리스트는 원래 노드 이름을 유지하면서 추출된 저항과 커패시터가 추가된 형태로 반환됩니다. SPICE, DSPF 또는 SPEF로 저장할 수 있습니다.
또는 각 넷의 총 커패시턴스와 점간 저항을 제공하는 P2P를 선택하십시오.
성능
스트라이핑 알고리즘이 전체 칩 RC 추출을 다중 프로세서 서버의 여러 프로세서에 분산합니다. 대형 설계에서도 메모리를 효율적으로 사용합니다.
플로에서 Hipex의 위치
입력
GDSII, ELD 또는 OpenAccess 레이아웃, 회로도 또는 사전 추출 넷리스트, 추출 규칙 파일을 입력합니다. Silvaco PDK 규칙 파일은 파운드리 자체 규칙 데이터가 있으면 이를 기반으로 작성됩니다. 없으면 Silvaco의 Exact 도구가 레이어 두께, 재료 유전율 등의 공정 데이터에서 생성합니다.
Expert: Hipex가 내부에서 실행되는 레이아웃 편집기로, 추출된 기생 성분을 레이아웃 뷰에 표시합니다.
SmartDRC/LVS: t동일한 편집기에서 물리 검증을 수행하므로 방금 검사한 레이아웃에서 추출을 시작합니다.
출력 및 연계
SPICE, DSPF, SPEF 또는 P2P 형식의 기생 넷리스트를 다음 도구에 제공합니다.
Jivaro Pro: 추출된 네트워크 축소
Viso: 분석 및 디버깅
PEX Certify: 두 번째 추출 결과와 비교 검사
SmartSpice: 레이아웃 후 시뮬레이션
응용 분야
제품 페이지에 명시된 9개 설계 유형입니다.
아날로그 및 혼합 신호
RF 블록을 포함하여 설계 계층을 유지하는 레이아웃 후 넷리스트
메모리 IC
전체 어레이를 실행하지 않고 대형 메모리의 임계 경로 넷 추출
SoC 설계
필요하면 전체 칩을, 그렇지 않으면 임계 경로만 추출
레이아웃 중 핵심 넷 분석
Expert에서 그리는 동안 넷의 기생 성분을 검사하고 레이아웃 뷰에 값 표시
데이터시트, 애플리케이션 노트 및 구체적인 예제
제품 소개서 · PDF
Hipex 전체 칩 기생 성분 추출
소자, 커패시턴스 및 저항 추출, 네트워크 축소, 입출력, Expert 통합.
애플리케이션 노트 · PDF
Hipex RC: 기생 커패시턴스 추출의 정확도 개선
Exact로 더 정확한 커패시턴스 규칙 파일을 만들고 레이아웃에서 개선 효과를 확인하는 방법.
애플리케이션 노트 · PDF
Hipex RC: RC 넷리스트를 축소하는 7가지 기법
시뮬레이션하기에 너무 큰 RC 넷리스트를 위한 직렬 저항 병합, 작은 결합 커패시턴스의 접지 환산 및 다섯 가지 추가 방법.
애플리케이션 노트 · PDF
레이아웃 후 시뮬레이션을 위한 기생 성분 역주석
LVS를 통과한 설계에서 레이아웃 기생 성분이 반영된 회로도 넷리스트를 생성하는 단계.
애플리케이션 노트 · PDF
Hipex RC: 미완성 넷을 위한 가상 연결 이름
미완성 넷이 VCC:95, VCC:96 등으로 분리될 때 하나의 넷으로 다시 연결하는 방법.
애플리케이션 노트 · PDF
Expert 레이아웃 편집기
Expert 발표 자료입니다. Hipex 슬라이드에서는 Exact의 기술 파일과 DSPF 또는 SPEF 역주석을 다룹니다.
자체 레이아웃으로 시험하십시오
LVS를 통과한 레이아웃을 가져오고 사용하는 공정을 알려주십시오. 당사 기술
전문가가 Hipex가 추출하는 내용과 시뮬레이션에 전달하는 넷리스트를 안내해 드립니다.
InVar 관련 질문
기생 성분 추출이란 무엇인가요?
기생 성분 추출은 회로가 레이아웃으로 구현되었을 때 배선, 콘택트, 소자가 추가하는 저항과 커패시턴스를 계산하여 넷리스트에 기록합니다. 레이아웃 후 시뮬레이션은 이 넷리스트로 제조된 칩의 실제 동작을 보여줍니다. Hipex는 계층형 아날로그, 혼합 신호, 메모리, SoC 레이아웃에 이를 수행합니다.
규칙 기반 추출과 필드 솔버 추출의 차이점은 무엇인가요?
규칙 기반 추출은 기술 파일의 수식으로 기생 성분을 계산하며 전체 칩을 처리할 만큼 빠릅니다. 필드 솔버는 전기장 자체를 계산하므로 더 느리지만 복잡한 형상에서 더 정밀합니다. Hipex는 두 방식을 모두 제공합니다. Hipex-RC는 전체 칩 실행을, Hipex-FS는 조밀한 콘택트, 다층 버스 등 규칙의 정밀도가 떨어지는 형상을 처리합니다.
Hipex로 선택한 넷만 추출할 수 있나요?
예. 핵심 넷 목록을 지정하면 해당 넷만 추출합니다. SoC나 대형 메모리에서는 전체 칩 실행 전에 타이밍을 결정하는 경로를 빠르게 확인하는 방법입니다. 문제에 더 적합하다면 레이어 또는 노드 기준으로 범위를 좁힐 수도 있습니다.
P2P 형식은 어디에 사용하나요?
P2P는 point-to-point를 의미합니다. 각 넷의 총 커패시턴스와 임의의 두 지점 사이의 저항을 보고하여 넷 부하와 저항 경로를 직접 확인할 수 있습니다. Hipex는 SPICE, DSPF, SPEF 넷리스트와 함께 P2P를 생성하므로 먼저 전체 추출 회로를 시뮬레이션할 필요가 없습니다.
Hipex는 전기 규칙 검사를 수행하나요?
예. Hipex는 소자를 추출하면서 연결성을 검사하고 시뮬레이션 전에 단락, 개방, 미접속 넷을 보고합니다. 따라서 끊어진 넷이 원인을 역추적해야 하는 이상한 파형이 아니라 레이아웃에서 찾을 수 있는 추출 오류로 나타납니다.
Hipex와 Victory RCx Pro는 각각 언제 사용해야 하나요?
데이터의 시작점에 따라 선택하십시오. Expert 레이아웃에서 시작하면 Hipex를 사용합니다. Victory RCx Pro는 임의의 3D 구조에서 셀 수준 작업을 수행하도록 개발된 TCAD 분야 도구입니다. Hipex-FS와 Victory RCx Pro는 동일한 물리 모델과 솔버를 공유하므로 도구를 바꿔도 필드 솔버 엔진이 달라지지 않습니다.
관련 제품
Jivaro Pro
기생 네트워크를 축소하여 레이아웃 후 SPICE 실행 속도 유지
Viso
Hipex가 생성한 넷리스트의 기생 성분 분석 및 디버깅
PEX Certify
추출 플로에 의존하기 전에 적합성 검증
Analog and Custom IC
회로도부터 사인오프까지 제품군의 9개 제품 전체