电路仿真
SPICE 仿真的作用
SPICE 仿真器计算什么
向 SPICE 仿真器提供网表及每个器件的紧凑模型，通常来自晶圆代工厂的 PDK。它可在偏置点、频率范围内或随时间逐步求解每个节点的电压和每个支路的电流。返回的结果是波形，而波形就是设计评审的依据。
晶体管级精度为何重要
数字门可抽象为一个延迟，但带隙基准、PLL 或数据转换器不能如此处理。它们是否满足要求取决于晶体管层面才存在的失调、噪声和偏置电流。因此，模拟签核仍依赖 SPICE 仿真，输入模型与求解器同样重要。
规模扩大后有何变化
SRAM 阵列或显示面板包含数百万个器件，在每个时间步求解每个器件已不切实际。因此，可将工作分配到多个核心，或对电路进行分区，使非活跃部分以更粗的时间步运行。SmartSpice 处理前者，SmartSpice Pro 处理后者。
根据当前问题选择工具
SmartSpice
并行 SPICE 仿真器，适用于必须依靠完整晶体管级结果进行签核的电路，可运行 HSPICE 和 Spectre 输入文件。
SmartSpice Pro
面向包含数百万个器件的 SRAM 和 TFT 显示电路的 FastSPICE，此时容量比完整求解每个器件更重要。
SmartView
查看和测量模拟、RF、数字和混合信号结果的波形，可在运行期间实时进行，也可在运行结束后进行。
基于 SmartSpice 引擎的辐射分析，涵盖单粒子效应和剂量率。
InVar
对模拟和混合信号设计进行 IR 压降、电迁移和热分析，范围从单个模块到全芯片。
SmartSpice 的一项功能
Circuit Rubberband
在电路运行时调整模型和实例参数，实时观察波形随每次更改而变化。
选择完整 SPICE 精度还是 FastSPICE 容量？
关键在于电路更能接受哪种约束：近似处理，还是自身规模。
两者读取相同的晶圆代工厂模型，因此选择工具无需重建流程。
完整 SPICE 精度
SmartSpice
当必须获得晶体管级结果时，请选择 SmartSpice：例如关键网络、精密模拟模块、定制数字逻辑或正在特征化的单元库。它提供 DC、AC、瞬态和噪声分析，并内置局部和全局优化。多种求解器和步进算法协同促进收敛，可处理包含超过 800 万个有源器件的电路。
FastSPICE 容量
SmartSpice Pro
当电路包含数百万个元件，且大部分重复出现时，如 SRAM 阵列或 TFT 面板，SmartSpice Pro 是合适的选择。活跃和非活跃分区以不同速率运行，精度可按分区设置。它支持直流工作点和瞬态分析，AC 和噪声分析仍由 SmartSpice 完成。
需要介于两者之间的方案？SmartSpice 的 HPP 模式可跨多个核心并行运行瞬态仿真，
实现快速模拟仿真性能，精度容差仍由您设定。
适用的电路类型
模拟与混合信号设计
针对带隙基准、PLL 和数据转换器的模拟电路仿真，以完整 SPICE 运行进行签核，并使用 Verilog-A 对周边行为模块建模。
SRAM 与存储器
存储器阵列与编译器特征化，单个工艺节点通常需要数万次工艺角运行。
抗辐射加固设计
利用晶圆代工厂自有模型分析单比特、多比特翻转和剂量率效应，并与 Silvaco 的工艺及器件仿真关联。
IR 压降与热签核
检查全芯片的电源压降与自热，在后端流程中足够早地发现问题，以便仍能修改设计。
接入 HSPICE 或 Spectre 流程
网表
SmartSpice 可加载 HSPICE 和 Spectre 输入文件，并支持其分析功能和结果格式。旧有 PSPICE 和 Berkeley SPICE 网表也可使用，使 SmartSpice 能与现有仿真器配合运行。
器件模型
晶圆代工厂提供的 HSPICE 和 Spectre 模型可直接加载至 SmartSpice 和 SmartSpice Pro，还可使用经过校准的 TFT、OTFT、SOI、HBT、FRAM 和 FinFET 工艺模型库。自定义模型可通过 Verilog-A 导入，涵盖 Verilog-AMS 2.3.1 的模拟功能。SmartSpice Pro 还支持 TMI。
Cadence ADE 与 Synopsys 工具
SmartSpice 可在 Cadence ADE 内以 Spectre 兼容模式运行，并读取 Synopsys 流程生成的 HSPICE 网表和模型。
结果与计算
通过 LSF 或 Sun Grid 提交任务，SmartSpice 可将蒙特卡洛和 .ALTER 运行分配至网络中的 CPU。SmartView 可打开结果，包括 FSDB、Spectre PSF、Touchstone 和 Liberty 数据。
实际 SPICE 仿真运行结果
十大半导体公司中已有 6 家使用 Silvaco EDA，因此您的团队不会是首个采用者。
客户案例研究
2018 年 8 月
客户案例研究：使用 SmartSpice 实现下一代低功耗存储系统
Mobile Semiconductor 将存储器编译器特征化迁移至 SmartSpice 和 SmartView。一个 22nm 节点需要 56,000 次 SPICE 运行，特征化时间改善了 50%，团队原有的控制文件和 .MEASURE 语句均可沿用。
发行说明 · PDF
2025 年 7 月
SmartSpice 2022 基线版本的十大新功能
从 5.0.3.R 升级至 5.2.0.R 引入了新求解器，最高可实现 25x 加速，还增加了改进的 GUI、内置文本编辑器、SmartSpice RF 和 Pro 更新，以及在 Cadence ADE 中更好的 Spectre 兼容性。SmartSpice 当前发布版本为 5.9.2.R。
发行说明 · PDF
2022 年 8 月
在 Silvaco 的对比运行中，5.0.3.R 用时 1,124 秒，而 4.44.3.R 用时 4,766 秒，内存使用量约为后者的九分之一。
应用说明 · PDF
2018 年 8 月
在一个版图后 45nm SRAM 上，HPP 配合 Jivaro 缩减和 Turbo 模式，将运行时间从约 90 小时缩短至 2.2 小时，功耗测量差异控制在 1% 以内。该笔记介绍版图前后工作的设置。
网络研讨会
2025 年 7 月
介绍四端 TFT 模型为何对显示背板重要，以及 Flex Modeling 如何在 SPICE 层面复现图像残留。
应用说明 · PDF
2022 年 8 月
SmartSpice SEU 模块
介绍单粒子翻转的来源、Messenger 电流模型如何表示粒子撞击，以及如何在 SmartSpice 中通过 .RAD 语句应用该模型。
产品简介（PDF）：SmartSpice · SmartSpice Pro · SmartView · SmartSpice RadHard
评估产品或获取使用支持
SPICE 仿真常见问题
什么是 SPICE 仿真？
SPICE 仿真根据网表和紧凑器件模型计算每个节点的电压及支路电流，从而预测电路行为。它可在直流工作点、频率范围内或随时间进行分析。模拟和混合信号签核仍依赖它，因为更高层次的抽象无法捕捉带隙基准的失调或 PLL 的抖动。
SPICE 与 FastSPICE 有什么区别？
SPICE 在每个时间步求解每个器件，精度高，但限制了可运行的电路规模。FastSPICE 对电路进行分区，降低非活跃部分的仿真频率，以受控的精度代价换取容量。Silvaco 的 FastSPICE 引擎是 SmartSpice Pro，专为包含数百万个元件的存储器和显示电路打造。
我的设计应使用哪种 Silvaco 仿真器？
取决于电路类型。SmartSpice 适用于精度决定结果的工作，SmartSpice Pro 适用于大型 SRAM 阵列和 TFT 面板，SmartSpice RadHard 用于辐射效应，InVar 用于 IR 压降和热分析。SmartView 是整个 SmartSpice 产品系列的波形查看器。
Silvaco 仿真器能否在 Cadence 或 Synopsys 流程内运行？
可以。SmartSpice 以 Spectre 兼容模式作为仿真器接入 Cadence ADE。在 Synopsys 流程中，通过格式实现衔接：HSPICE 输入文件和模型可加载至 SmartSpice，HSPICE 和 FSDB 波形可在 SmartView 中打开，现有配置保持不变。
支持哪些网表和模型格式？
SmartSpice 可读取 HSPICE、Spectre、PSPICE 和 Berkeley SPICE 网表，以及晶圆代工厂的 HSPICE 和 Spectre 模型，包括 BSIM3、BSIM4、BSIM6 和面向 FinFET 的 BSIM-CMG。Verilog-A 用于自定义和行为模型，SmartSpice Pro 还增加了 TMI 支持。在结果方面，SmartView 支持 SmartSpice 原始文件、HSPICE、Spectre PSF、FSDB、Touchstone 和 VCD。
抗辐射加固电路仿真有何不同？
粒子撞击或剂量率脉冲会注入电路原本未设计承受的电流。SmartSpice RadHard 将这些物理机制嵌入标准器件模型的编译版本，而非增加子电路。通过 .RAD 语句调用分析，使用现有晶圆代工厂模型运行，无需修改网表。
其他 AI 驱动设计产品
模拟与定制 IC
网表的来源与返回位置 — Gateway 从原理图驱动 SmartSpice，Jivaro 缩减其仿真的版图后网表
设计 IP
通过许可获取而非自行设计和仿真的硅 IP — Mixel PHY IP，以及基础和系统 IP