AI 驱动设计
首页 > 产品与工作流程 > AI 驱动设计
电子设计自动化软件与硅 IP
AI 驱动设计涵盖 Silvaco 的电子设计自动化工具和授权 IP：电路仿真、定制版图与验证，以及您希望直接获得许可而非自行设计的接口和基础模块。
选择适合任务的产品系列
电路仿真、绘制与检查电路，以及获得经过硅验证的 IP 许可，是不同的工作。每项工作都有相应的 EDA 工具集。
电路仿真
SPICE 仿真，以及电源、EM/IR 和热分析，用于确定供电网络能否承受负载。
电路仿真
从原理图到版图，配合验证、提取和变异分析。在仍可调整多边形时，即可发现 DRC 错误或寄生参数问题。
适配您现有的流程
涵盖范围
面向模拟、混合信号和定制 IC，从原理图输入到版图、物理验证、提取和版图后仿真。
在版图编辑器内进行 DRC、LVS 和物理验证。
完整的寄生参数处理链——使用 Hipex 提取、Jivaro Pro 缩减、Viso 分析，并使用 PEX Certify 比较规则文件。
生产规模的 SPICE 仿真，支持用于行为模型的 Verilog-AMS 2.3.1 模拟子集。
授权硅 IP——MIPI 接口 PHY、标准单元库、存储器编译器和系统模块。
不包含或不要求
不执行数字实现。本产品组合不包含综合和布局布线——其中没有工具可将 RTL 转换为完成布局布线的模块。
不要求您放弃已通过认证的签核规则文件。Expert 连接 Calibre RealTime，可按需执行签核级 DRC，并集成 Calibre Interactive 和 Calibre RVE。
不要求使用 Silvaco 提取工具。Jivaro Pro 独立于其上下游工具，可读取 DSPF、SPEF、SPICE3、HSPICE、Spectre 和 Calibre View。
无需重写仿真输入文件。SmartSpice 兼容 HSPICE 和 Spectre，因此现有输入文件可直接运行。
不生成仿真所依据的原始器件模型。这些模型来自晶圆代工 PDK，或通过表征和提取从制造侧获得。
跨工具交换的内容
| 工具 | 输入和输出格式 | 第三方接口 |
|---|---|---|
| Gateway 原理图 | SPICE, CDL, NDL, Verilog IEEE 1364, OpenAccess, iPDK | 通过 EDIF 2 0 0 连接第三方原理图工具；可驱动 HSPICE® 以及 SmartSpice |
| Expert 版图 | GDSII, LEF/DEF, DXF, OASIS, CIF, Applicon, OpenAccess | Calibre® RealTime、Calibre Interactive 和 Calibre RVIE； 导入现有 Virtuoso 工艺文件信息 |
| SmartSpice 仿真 | HSPICE® 和 Spectre® 网表及模型； Verilog-AMS 2.3.1 模拟子集 | 无需重写即可运行现有 HSPICE 或 Spectre 仿真输入文件 |
| Hipex 提取 | 输入：GDSII、单元网表、基于规则的工艺文件 | 将提取的寄生参数 反标注到原理图网表 |
| Jivaro Pro 缩减 | DSPF, SPEF, SPICE3, HSPICE®, SPECTRE®, Calibre® View, OpenAccess | 独立于上下游的提取 和仿真工具 |
HSPICE 和 Spectre 分别是 Synopsys 和 Cadence Design Systems 的注册商标；Calibre 是 Siemens EDA 的注册商标。此处列出这些名称旨在说明兼容性，不表示除已公布的 EDA 合作关系之外的其他关联。
缩短版图后仿真所需天数
全球十大半导体公司中，有 6 家的设计团队使用 Silvaco EDA 软件。两家客户记录了使用 Jivaro Pro 前后的版图后运行时间。
20+ 天→6 天 完成一个模块的完整版图后仿真
“……我们一个模块的完整仿真原本需要运行 20 多天。使用 Jivaro Pro 后，运行时间缩短到 6 天，同时仍满足设计工程师的精度要求。”
eTopus
Harry Chan，创始人兼 CEO
至少 5× 加速 40nm 和 55nm 的版图后 SPICE 仿真
Yasuyuki Hattori，IC 工程高级经理
Alps Alpine Co., Ltd
Yasuyuki Hattori，IC 工程高级经理
发行与版本索引
设计产品组合的当前版本，基于 2025 年基线版本。
跨工具交换的内容
| 系列 | 产品 | 当前版本 | 发布日期 |
|---|---|---|---|
| 电路仿真 | SmartSpice 包含 RF 和 Pro | 5.9.2.R | 未公布 |
| SmartView 波形查看器 | 3.2407.01R | 未公布 | |
| SmartSpice RealHard - Circuit Rubberband | SmartSpice 套件的一部分 | 未公布 | |
| 模拟与定制 IC | InPar Power EM/IR/Thermal | 未包含在基线版本中 | 未公布 |
| Gateway 原理图编辑器 | 4.2407.01R | 未公布 | |
| Expert 版图编辑器 | 5.2407.01R | 未公布 | |
| SmartTools DPC、LVS 和 RCE | 1.2407.01R | 未公布 | |
| Hipex 全芯片寄生参数提取 | 4.2407.01R | 未公布 | |
| VarMan 变异与良率 | 2023.11.3R | 未公布 | |
| Jivaro 寄生参数缩减 | 2025.12.5.R | 未公布 | |
| VIVA 网表分析 | 2025.2.10.R | 未公布 | |
| PEX Diff - PEX Link 提取比较 | 2025.3.17.R | 未公布 | |
| 设计 IP | Mixed PHY IP - 基础与系统 IP | 不按软件发行周期发布 | 按工艺和节点确定 |
Silvaco 不支持将虚拟机作为许可服务器，也不公布发布日期。版本在一年内持续修订。
您的器件模型来自哪里
AI 驱动制造是 Silvaco 的工艺与器件业务，包括 TCAD、光刻、等离子体、光子学及 FTCO。Utmost IV 将器件数据转换为 SPICE 模型，Victory RCx 则从 TCAD 仿真的三维结构中提取寄生参数。当您的节点较新、尚无成熟模型库时，这种衔接尤为重要。
筛选候选工具之前
Silvaco 为模拟与定制 IC 设计提供哪些工具？
覆盖原理图到签核之间的全部环节，各工具单独授权。您可在 Gateway 中输入原理图，在 Expert 中绘制版图，并对版图执行 DRC 和 LVS。随后使用提取、寄生参数缩减、网表分析和变异工具，每款工具均可融入现有电子设计自动化流程。
Silvaco 能否成为 Cadence Virtuoso 的可行替代方案？
这取决于您希望保留多少现有流程。Expert 可导入现有 Virtuoso 工艺文件数据，双向处理 OpenAccess，并衔接 Calibre RealTime 执行签核 DRC。公平的测试方式是使用您自己的模块和图层。
小型设计团队能否负担这套工具？
可以，因为工具逐一授权，并包含更新和支持。每款工具的定期许可期限为一年、两年或三年，可通过服务器在网络内浮动使用。价格不公开，因此请先咨询团队所需的那一款工具。
能否在同一流程中将 Silvaco 工具与 Cadence 或 Synopsys 工具配合使用？
可以，而且 Cadence、Siemens EDA 和 Synopsys 均为 Silvaco EDA 合作伙伴。SmartSpice 可直接使用现有 HSPICE 和 Spectre 仿真输入文件，Expert 则可通过 GDSII、OASIS、LEF/DEF 或 OpenAccess 交换版图。Jivaro Pro 可缩减来自任何提取工具的 DSPF、SPEF 和 Calibre View 寄生参数。
Silvaco 授权哪些半导体 IP？
分为两组，其中一组由 Mixel 的 MIPI 团队自 1998 年起开发。Mixel PHY IP 涵盖 MIPI D-PHY、C-PHY、CSI-2 和 DSI，已在九家晶圆代工厂的十二个节点上完成硅验证。基础与系统 IP 还包括标准单元、SRAM、ROM 和寄存器文件编译器，以及 AMBA、I3C 和汽车模块。
支持哪些晶圆代工厂和 PDK？
七家晶圆代工厂与 Silvaco 合作：ams AG、GlobalFoundries、ON Semiconductor、TSMC、Tower Semiconductor、UMC 和 X-FAB。支持情况取决于工艺节点，已公布的 PDK 表列出了其中部分内容。如果没有您的节点，请在安排评估前咨询。
设计产品组合如何连接 Silvaco 制造工具？
通过您的电路流程已经支持的两类文件连接。Utmost IV 生成 Eldo、HSPICE、LTspice、QSpice、SmartSpice 和 Spectre 可读取的 SPICE 模型。Victory RCx 提供来自仿真三维结构的寄生参数，因此两者均可为您现有的仿真器提供输入。
如何评估产品组合？
使用您自己的设计进行评估，而非自行下载试用，因为不提供自助试用。您将在应用工程师协助下，使用自己的硬件和数据开展授权评估。相关评估许可协议和双方保密协议均已公布，供您的法务团队预先审阅。