Jivaro Pro
Jivaro Pro 的功能
Jivaro Pro 对提取产生的网络应用专利数学寄生参数缩减技术。它降低电路复杂度，使版图后 SPICE 仿真得以完成，速度最高可提升至 15X。为获得这一速度而允许牺牲多少精度，由您决定，而非工具内部的固定设置。全球 IDM 和无晶圆厂芯片公司的设计团队均在使用它。作为独立工具，无论采用哪种提取器和仿真器，它都可置于两者之间。
功能
网表的缩减程度和缩减位置由您决定。
缩减
模型降阶是一种专利数学方法，可在您指定的容差范围内缩减寄生网络。您可先使用适应设计的自动模式，也可自行设置 30 多个参数中的任意参数，掌控速度与精度之间的平衡。
可针对层次结构中任意位置的单个网络、整个子电路或路径进行缩减，并分别设置阈值。还可合并多指器件、移除虚设结构，并通过 GUI 配置和审查全部内容。
覆盖范围
支持包含受控源的 R、RC、RCC、RLC 和 RLCK 网络。可缩减多工艺角提取的网表，以及随温度变化的寄生网络。
电源网络和金属填充可保留在仿真中，提高精度，同时避免它们通常带来的运行时间开销。
格式
可输入 DSPF、SPEF、SPICE3、HSPICE 或 Spectre 网表、Calibre View 寄生参数网表，以及 OpenAccess 数据库。
支持低至 2nm 的工艺节点。
独立性
Jivaro Pro 不依赖任何特定的提取或仿真工具。它可接入现有流程，与主流 EDA 套件配合运行。
提取器或仿真器内置的缩减功能遵循固定规则；在这里，策略由您掌控。支持 Red Hat Enterprise Linux 7.9 和 8，以及 SUSE Linux Enterprise Server 12。
协同工具
输入提取的网表，输出可直接交付仿真器的更小网表。
接收输入
任何提取的寄生参数网表，无论由哪种工具生成。
输出至
用于版图后仿真的缩减网表。
SmartSpice 或第三方 SPICE 仿真器可使用缩减后的网表进行版图后仿真。SmartSpice 还内置 Jivaro 缩减引擎，可通过自身选项进行配置。
Viso，用于分析缩减前后的寄生网络。
应用用途
处理通常会拖延进度的版图后仿真。
无法完整仿真的模块
使直接使用提取网表无法完成的版图后仿真得以运行，包括此前无法处理的仿真。
包含电源网络和金属填充的仿真
保留这些结构以提高精度，同时通过缩减后的网表控制运行时间。
多工艺角和温度相关分析
对工艺角扫描和温度相关寄生参数进行缩减，方式与其他网表相同。
在相同计算预算内扩大覆盖范围
无需增加 CPU 或内存，即可运行更多仿真。
验证数据与资源
查看设计团队在自身模块上测得的结果。
客户
2022 年 2 月
Alps Alpine
传感器和电子元件制造商 Alps Alpine 采用 Jivaro Pro，加快其高精度传感器产品内部 IC 的开发。
“引入 Jivaro Pro 后，我们在保持精度的同时持续缩短版图后 SPICE 仿真运行时间，在 40nm 和 55nm 节点上观察到至少 5X 的性能提升。”
Alps Alpine Co., Ltd. 工程总部 IC 工程部高级经理 Yasuyuki Hattori
网络研讨会
2022 年 2 月
eTopus
eTopus 为高性能计算和数据中心开发超高速混合信号 IP。在其 FinFET 流程中，大型模块的完整版图后仿真需要数周。
“……我们一个模块的完整仿真需要运行 20 多天。采用 Jivaro Pro 后，在满足设计人员精度要求的同时，运行时间缩短至 6 天。”
eTopus 创始人兼首席执行官 Harry Chan
客户演讲 · SURGE 2025
2022 年 2 月
Silicon Creations
模拟设计总监 Chung-Chun Chen 展示 Jivaro Pro 如何加快高频模拟混合信号组件的验证。
产品简介 · PDF
2022 年 2 月
Jivaro Pro – 用于快速、精确仿真的寄生参数缩减
在 130nm 至 7nm 的设计上测得 2.2X 至 15.2X 的加速效果，并介绍缩减对象、定向缩减方式、输入和支持的平台。
演示文稿 · PDF
2022 年 2 月
Jivaro Pro – 用于快速、精确仿真的寄生参数缩减
涵盖 130nm 至 7nm 的不同设计类型和节点的 2.2X 至 15.2X 加速效果、按网络定向缩减，以及器件合并。
应用说明 · PDF
2022 年 2 月
SmartSpice HPP：兼具 SPICE 精度的高性能并行仿真
并行 SmartSpice 如何处理版图后仿真，以及如何在其中设置 Jivaro 缩减。
网络研讨会
2022 年 2 月
利用 Jivaro 和 Viso 实现的寄生参数 Pro 缩减与分析进展
网络研讨会
2022 年 2 月
利用 Jivaro 寄生参数缩减加快电路仿真流程
有关 Jivaro Pro 的问题
什么是寄生参数缩减？
寄生参数缩减有时也称为 RC 缩减，用于缩小提取过程添加到版图后网表中的电阻、电容和电感网络。大部分元件会被消除，而网表的电气行为仍保持在您指定的误差预算内。Jivaro Pro 采用专利数学方法——模型降阶来实现这一点，而不是按照规则丢弃较小的寄生参数。
Jivaro Pro 能带来多大加速？
版图后 SPICE 仿真速度最高可提升至 15X，已公布的结果因设计和节点而异，范围为 2.2X 至 15.2X。Alps Alpine 报告在 40nm 和 55nm 节点上至少达到 5X，eTopus 则将一个模块的完整仿真从 20 多天缩短至 6 天。实际效果取决于您的设计。
缩减是否会降低精度？
精度损失不会超过您允许的范围。自动模式会为设计选择适当平衡，您也可通过 30 多个参数自行设置，必要时逐个网络设置。可对关键网络保持严格精度要求，同时对电源网络进行较大幅度缩减，均在同一网表内完成。
Jivaro Pro 是否支持非 Silvaco 的提取和仿真工具？
支持。Jivaro Pro 可读取任何提取工具的输出，并将缩减后的网表交给 SmartSpice 或任意第三方 SPICE 仿真器，因此流程的其他部分无需改变。输入可以是 DSPF、SPEF、SPICE3、HSPICE、Spectre 或 Calibre View 网表，也可以是 OpenAccess 数据库。
支持哪些寄生参数网表格式？
支持 DSPF、SPEF、SPICE3、HSPICE 和 Spectre 网表、Calibre View 寄生参数网表，以及 OpenAccess 提取视图。对于这些文件中的网络，Jivaro Pro 可缩减包含受控源的 R、RC、RCC、RLC 和 RLCK 网络，也支持多工艺角和温度相关提取。完整电源网络可与信号网络一同缩减。
支持哪些工艺节点？
Jivaro Pro 列出的支持范围低至 2nm 工艺节点，客户在平面和 FinFET 流程中均有使用：Alps Alpine 用于 40nm 和 55nm，eTopus 用于 FinFET。Silvaco 公布的加速结果涵盖从成熟的 130nm 到先进的 7nm 的设计。
相关内容
Hipex
提取寄生网络，再由 Jivaro Pro 进行缩减
Viso
分析和调试缩减前后的寄生参数
PEX Certify
比较提取的网表，认证寄生参数提取流程
模拟与定制 IC
从原理图到签核的完整流程，以及其中全部九款产品