Event

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > Multi-Standard > 4.25 Gbps SerDes 다중 표준 SerDes IP: 1.0~4.25 Gbps 하나의 블록에서 PCI Express, SATA, XAUI

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 전력 관리 IP 전력 관리 IP: LDO 레귤레이터 및 기준전압 Silvaco 전력 관리 IP는 TSMC 3 nm

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 임베디드 프로세서 임베디드 프로세서 IP: ColdFire 및 8051 코어 SoC에 32비트 ColdFire 코어 또는 8비트 8051 호환

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > MIPI > MIPI M-PHY MIPI M-PHY IP: 고속 직렬 물리 계층 SoC에 UFS 플래시 스토리지 또는 칩

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > MIPI > MIPI C-PHY MIPI C-PHY IP: 3상 심벌 인코딩 물리 계층 Mixel이 개발하여 현재 Silvaco가 제공하는

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > MIPI > MIPI D-PHY MIPI D-PHY IP: CSI-2 및 DSI 물리 계층 D-PHY를 최초로 실리콘에 구현한 Mixel

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > I3C 인터페이스 MIPI I3C 인터페이스 IP: 컨트롤러 및 타깃 코어 센서를 하나의 2선 버스로 통합하려는 SoC 팀을

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 자동차 IP 자동차 IP: CAN, CAN-FD, LIN 및 FlexRay 프로토콜 컨트롤러 Silvaco의 자동차 IP는 ISO 26262에 따라

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > AMBA IP AMBA IP 코어 및 하위 시스템: AXI, AHB 및 APB Silvaco의 AMBA IP는 AXI, AHB

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP 파운데이션 IP: 표준 셀, 메모리 컴파일러 및 인터페이스 IP 직접 개발하는 대신 라이선스로 도입하는 파운데이션

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 테스트 용이성 IP 테스트 용이성: PHY IP용 최대 속도 내부 루프백 현재 Silvaco가 제공하는 Mixel D-PHY 송신기

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > LVDS LVDS IP: 저전압 차동 신호 PHY 현재 Silvaco의 일원이 된 Mixel이 설계한 LVDS IP입니다. LVDS 패널,