전력 관리 IP

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 전력 관리 IP

전력 관리 IP: LDO 레귤레이터 및 기준전압

Silvaco 전력 관리 IP는 TSMC 3 nm N3P 설계에 LDO 레귤레이터 2개와 밴드갭 기준전압을 제공하여 다이의 각 블록이 자체 정전압 전원으로 동작하도록 합니다.

IP 전문가와 상담
데이터시트 다운로드

라이선스로 도입 가능한 IP와 지원 공정

TSMC의 3 nm N3P FinFET이라는 하나의 공정에 세 블록을 제공합니다. 각각 SPICE 넷리스트,
GDSII, 동작 모델 및 사용자 가이드와 함께 제공됩니다.

LDO 레귤레이터, 250 mA

1.2 V 전원에서 최대 250 mA를 제공합니다. 출력을 0.45~0.9 V 범위에서 50 mV 단위로 설정하며, 출력 커패시터 없이도 안정적으로 동작합니다. 대기 전류와 슬립 전류가 낮고, 1 A/ns의 부하 스텝에 대한 출력 변화는 50 mV 미만입니다.

LDO 레귤레이터, 30 mA V2

3,400 µm² 면적에서 더 가벼운 부하에 동일한 출력 범위를 제공합니다. 전원 제거비는 1 kHz에서 전형값 49 dB에 이릅니다. 속도와 정적 전력의 절충 옵션을 통해 더 중요한 항목을 선택할 수 있습니다.

밴드갭 기준전압

1.0 V를 공급하면 고정된 0.45 V 기준전압을 얻습니다. 낮은 온도 계수로 0~100 °C에서 드리프트를 5 mV 미만으로 유지합니다. PSRR은 DC에서 40 dB를 초과하며, 전체 블록의 전력 소비는 약 1 mW입니다.

Power Management Kit를 찾으시나요?

일부 Silvaco 표준 셀 라이브러리와 함께 제공되는 전력 게이팅 및 다중 전압 셀 세트로, 별도의 제품입니다. Silvaco의 LDO와 밴드갭 기준전압은 아날로그 하드 IP이며, 해당 셀이 스위칭하는 전원을 생성합니다.

표준 셀 라이브러리 보기

공개 사양

이미 사용하던 코어를 교체하시나요? 부품 번호로 확인하세요.

부품 번호 제품 제품군 설명
70008 ColdFire V1 Processor ColdFire V1 EMAC, 나눗셈기 및 암호화 유닛을 갖춘 V1 코어
70009 ColdFire V1 Processor Platform ColdFire V1 V1 코어와 AMBA 주변 장치를 통합한 서브시스템
70019 ColdFire V2 Processor ColdFire V2 낮은 게이트 수의 V2 코어, 250 DMIPS 초과
70011 ColdFire V2SPPCI ColdFire V2 V2 코어와 AMBA 주변 장치를 통합한 서브시스템
70010 ColdFire V2 SPP5208 Processor Platform ColdFire V2 Fast Ethernet 컨트롤러를 갖춘 V2 서브시스템
70012 ColdFire V4 Processor ColdFire V4 V4 코어, 500 DMIPS 초과
70020 ColdFire V4 SPP Processor Platform ColdFire V4 V4 코어와 AMBA 주변 장치를 통합한 서브시스템
70021 ColdFire V4 SPPCI Processor Platform ColdFire V4 V4 코어와 AMBA 주변 장치를 통합한 서브시스템
70013 ColdFire V4 SPP C2 Processor Platform ColdFire V4 Fast Ethernet 컨트롤러 2개를 갖춘 V4 서브시스템
70030/70029 M8051EW 및 M8051W 8비트 온칩 디버그 포함 또는 미포함 저전력 8051 호환 코어

각 제품 데이터시트의 수치입니다. 대시는 해당 매개변수가 적용되지 않음을 뜻합니다.

SoC에서 전력 관리 IP가 사용되는 곳

첨단 노드의 온칩 전압 조정

N3P에서 외부 커패시터로 연결할 배선 없이 블록 바로 옆에서 전압을 조정합니다.

상시 동작 및 슬립 모드 도메인

낮은 슬립 전류로 칩의 다른 부분이 꺼져 있는 동안 상시 동작 전원을 유지합니다.

정밀 기준전압 생성

0~100 °C에서 변화가 5 mV 미만인 0.45 V 기준전압입니다.

혼성 신호 SoC 전원

하나의 다이에서 아날로그, RF 및 디지털 서브시스템에 각각 정전압 전원을 제공합니다.

도입 전에 수치를 확인하세요

모든 데이터시트는 양식 작성 없이 다운로드할 수 있습니다. 먼저 수치를 전력 예산과 비교하세요.

TSMC N3P

세 블록 모두 3 nm FinFET 공정

250 mA · 30 mA

두 레귤레이터의 최대 부하

50 mV

0.45~0.9 V 사이의 출력 설정 간격

−40~125 °C

세 블록 모두의 동작 온도 범위

데이터시트 · PDF

2026년 여름

LDO 전압 레귤레이터, 250 mA

250 mA 레귤레이터의 과도 응답 및 PSRR 수치와 함께 제공되는 전체 산출물입니다.

데이터시트 · PDF

2026년 3월

LDO 전압 레귤레이터, 30 mA

30 mA 레귤레이터의 PSRR 한계와 실리콘 면적 및 동일한 산출물입니다.

데이터시트 · PDF

2026년 3월

밴드갭 기준전압, 0.45 V

기본 넷리스트, GDSII 및 동작 모델에 OA 회로도, LEF 및 통합 가이드를 추가 제공합니다.

IP 전문가와 전원 구성을 계획하세요

IP 전문가에게 파운드리, 공정 노드 및 조정이 필요한 전원 레일을 알려주세요.
해당 공정에서 제공되는 제품과 라이선스 방식을 안내해 드립니다. 데이터시트에 없는
수치도 문의하세요.

IP 전문가와 상담
데이터시트 다운로드

SoC 팀의 임베디드 프로세서 IP 관련 질문

LDO 레귤레이터란 무엇인가요?

저드롭아웃(LDO) 레귤레이터는 입력보다 약간 낮은 수준에서 출력을 안정적으로 유지하는 선형 레귤레이터입니다. 이를 통해 칩의 한 블록에 깨끗한 로컬 전원을 제공합니다. Silvaco의 두 LDO는 1.2 V에서 동작하며 외부 출력 커패시터 없이 최대 30 또는 250 mA에서 0.45~0.9 V를 출력합니다.

현재 플로를 얼마나 유지하려는지에 따라 달라집니다. Expert는 기존 Virtuoso 기술 파일 데이터를 가져오고 OpenAccess를 양방향으로 처리하며 사인오프 DRC를 위해 Calibre RealTime과 연계합니다. 자신의 레이어에서 자체 블록을 사용해 시험하는 것이 공정한 평가 방법입니다.

예. 업데이트와 지원이 포함된 도구별 라이선스를 취득할 수 있기 때문입니다. 기간제 라이선스는 도구별로 1년, 2년 또는 3년 동안 제공되며 서버에서 네트워크 전체에 플로팅 방식으로 배포됩니다. 가격은 공개되지 않으므로 팀에 가장 먼저 필요한 도구부터 문의하십시오.

예. Cadence, Siemens EDA, Synopsys는 모두 Silvaco EDA 파트너입니다. SmartSpice는 HSPICE 및 Spectre 덱을 그대로 사용하며 Expert는 GDSII, OASIS, LEF/DEF 또는 OpenAccess로 레이아웃을 교환합니다. Jivaro Pro는 어떤 추출기에서 생성된 DSPF, SPEF, Calibre View 기생 성분도 축소합니다.

두 그룹이 있으며 그중 하나는 Mixel의 MIPI 팀이 1998년부터 개발해 왔습니다. Mixel PHY IP는 MIPI D-PHY, C-PHY, CSI-2, DSI를 포함하며 9개 파운드리의 12개 노드에서 실리콘으로 검증되었습니다. 기반 및 시스템 IP에는 표준 셀, SRAM, ROM, 레지스터 파일 컴파일러와 AMBA, I3C, 차량용 블록이 포함됩니다.

Silvaco는 ams AG, GlobalFoundries, ON Semiconductor, TSMC, Tower Semiconductor, UMC, X-FAB의 7개 파운드리와 협력합니다. 지원 범위는 공정 노드에 따라 다르며 공개된 PDK 표에 일부가 나열되어 있습니다. 노드가 목록에 없으면 평가를 계획하기 전에 문의하십시오.

관련 정보

모든 Design IP

파운데이션 IP

표준 셀, 메모리 컴파일러 및 인터페이스 IP입니다.

표준 셀

28~180 nm의 CORE, Power Management Kit 및 ECO 라이브러리입니다.

저전력 파운데이션 IP

리텐션 및 셧다운 모드를 갖춘 저누설 셀과 SRAM입니다.