표준 셀
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 표준 셀
표준 셀 라이브러리 IP: CORE, 전력 관리 및 ECO 키트
각 Silvaco 표준 셀 라이브러리는 명시된 하나의 파운드리 공정에 맞춰 특성화됩니다. 이후 조정이 가능하므로 SoC 팀이 미리 정해진 조건을 따르는 대신 전력, 속도 및 면적 간의 균형을 직접 설정할 수 있습니다.
각 라이브러리가 제공하는 구성 요소
설계에 적합한 키트, 문턱전압 및 셀 높이를 선택하세요. 그런 다음 여전히 맞지 않는 부분을 조정하세요.
라이브러리 유형
로직용 CORE 라이브러리, 전력 게이팅 및 다중 전압 설계용 Power Management Kit(PMK), 최소한의 마스크 변경으로 설계 후반의 레이아웃 수정을 지원하는 고정 전공정 패턴 기반 ECO Kit를 제공합니다. 구성 가능한 아키텍처로 각 라이브러리를 해당 공정에 맞춥니다. LDO 레귤레이터 및 밴드갭 기준전압을 제공하는 전력 관리 IP와는 구별됩니다.
Vt 옵션
라이브러리당 RVT, LVT, HVT 및 ELVT 중 최대 네 가지 문턱전압을 제공합니다. 임계 경로에는 낮은 Vt 셀을 배치하고, 속도보다 누설이 더 중요한 곳에는 높은 Vt 셀을 사용하세요.
트랙 높이
라이브러리에 따라 7T, 8T, 10T 또는 12T를 제공합니다. 낮은 셀은 제곱밀리미터당 더 많은 로직을 집적합니다. 높은 셀은 더 큰 트랜지스터와 더 강한 구동력을 위한 공간을 제공합니다.
파운드리 공정 지원
TSMC, GlobalFoundries 및 UMC의 28~180 nm 공정용 라이브러리는 각각 파운드리 적격성 검증을 거친 뷰를 제공합니다. 저전력, 임베디드 플래시 및 Bi-CMOS 공정이 포함됩니다. 다른 공정을 사용하시나요? 해당 공정에 대해 문의하세요.
칩에 가져오는 변화
라이브러리는 수율을 유지하면서 주파수를 높이고 누설을 낮추도록 설계되었습니다. 고집적 레이아웃은 웨이퍼당 총 다이 수를 늘립니다. 배선도 짧아져 기능당 비용이 낮아지고 전력 효율이 높아집니다.
파운드리와 노드별 라이브러리 찾기
라이브러리 10개는 각각 단일 파운드리 공정에 맞춰 특성화됩니다.
트랜지스터 Vt: RVT(일반), LVT(낮음), HVT(높음), UHVT(초고), ULVT(초저), ELVT(극저).
GF는 GlobalFoundries입니다. CORE는 기본 라이브러리, PMK는 Power Management Kit, ECO는 ECO Kit입니다. 다른
PVT 코너가 필요하다면 요청에 따라 맞춤 특성화를 제공합니다.
라이브러리의 설계 적용 분야
성숙 노드부터 첨단 노드까지, 컴파일된 메모리가 사용되는 분야입니다.
모바일, IoT 및 웨어러블용 저전력 SoC
저누설 셀, 세밀한 구동 강도 옵션 및 PMK로 배터리 전력 예산을 효율적으로 활용합니다.
고집적 디지털 블록
멀티비트 및 다중 높이 셀로 핀 수를 줄이고 같은 행에 더 많은 기능을 배치합니다.
전력 게이팅 및 다중 전압 도메인이 필요한 설계
PMK는 전력 게이팅 셀과 도메인 사이에 배치되는 레벨 시프터를 제공합니다.
설계 후반의 ECO 변경
ECO Kit의 고정 전공정 패턴으로 설계 후반의 수정 시 기저 레이어를 변경하지 않습니다.
첫 상담 전에 확인할 수 있는 사항
사용 중인 공정과 설계 플로에 맞는 라이브러리를 먼저 확인한 다음 상담하세요.
10
70350~70361의 부품 번호가 공개된 라이브러리
파운드리 3개
TSMC, GlobalFoundries 및 UMC
28–180 nm
GlobalFoundries 28SLP부터 TSMC 180LP 및 GlobalFoundries 180 Bi-CMOS까지
수천 개
라이브러리당 셀 및 셀 변형과 세밀한 단계의 구동 강도
Liberty, LEF, GDSII
설계 플로에서 사용하는 뷰로, DRC/LVS 검증을 완료하여 제공
카탈로그 · PDF
2026년 여름
IP 제품 선택 가이드
모든 표준 셀 라이브러리를 파운드리, 노드, 트랙 높이, 키트, Vt, 게이트 길이 및 부품 번호와 함께 하나의 표에 정리했습니다.
제품 소개서 · PDF
2026년 여름
저전력 파운데이션 IP
저전력 라이브러리, PMK 및 ECO Kit, 저전력 SRAM의 기능을 한 장에 정리한 자료입니다.
웨비나
2026년 여름
Silvaco 55LPx 파운데이션 IP 솔루션으로 극저전력 IoT 설계 구현
라이브러리 70353 및 70354에 사용되는 GlobalFoundries 55LPx 공정의 저전력 파운데이션 IP입니다. 하나의 배터리로 3~5년간 작동해야 하는 IoT 부품을 대상으로 합니다.
뉴스
2026년 여름
Silvaco, Dolphin Design SAS의 메모리 컴파일러 기술 인수
이번 인수로 Dolphin Design의 메모리 컴파일러와 함께 표준 셀 라이브러리가 Silvaco에 편입되었습니다.
사용 중인 노드와 PPA 목표를 알려주세요
파운드리와 노드, 설계가 달성해야 하는 목표를 알려주세요. IP 전문가가 적합한 라이브러리와
목표에 근접한 라이브러리를 조정하는 데 필요한 작업을 안내합니다. 라이선스 및 평가
방식도 설명해 드립니다.
표준 셀 라이브러리 관련 질문
표준 셀 라이브러리란 무엇인가요?
단순 게이트부터 플립플롭과 멀티플렉서까지 미리 설계된 로직 셀의 집합으로, 합성 및 배치·배선 도구가 이를 조합하여 디지털 블록을 구성합니다. 각 셀은 하나의 공정에서 타이밍과 전력 특성화가 완료된 상태로 제공됩니다. Silvaco는 선택 사항인 Power Management 및 ECO Kit와 함께 CORE 라이브러리를 Liberty, LEF 및 GDSII 뷰로 제공합니다.
Vt 옵션은 무엇이며 왜 중요한가요?
Vt는 트랜지스터가 켜지는 문턱전압입니다. 낮은 Vt 셀은 빠르게 스위칭하지만 누설이 크고, 높은 Vt 셀은 누설이 작지만 스위칭이 느립니다. 이를 혼합하여 속도가 필요한 경로에만 누설 예산을 사용할 수 있습니다. Silvaco 라이브러리는 공정에 따라 최대 네 가지 Vt 옵션을 제공합니다.
트랙 높이란 무엇인가요?
트랙 높이는 셀에 들어가는 금속 피치, 즉 배선 트랙 수로 표현한 셀 높이입니다. 트랙 수가 적으면 더 높은 로직 집적도를 얻습니다. 트랙 수가 많으면 더 큰 트랜지스터와 더 강한 구동력을 위한 공간을 확보합니다. Silvaco 라이브러리는 각각 정해진 7T, 8T, 10T 및 12T 높이로 제공됩니다.
ECO 키트란 무엇인가요?
ECO 키트는 고정된 전공정(FEOL) 패턴으로 레이아웃된 셀을 포함합니다. 레이아웃 후 발견된 오류는 해당 셀을 다시 연결하여 수정합니다. 전체 마스크 세트가 아니라 일부 마스크만 변경합니다. 카탈로그의 Silvaco 라이브러리 10개 중 4개가 ECO 키트를 포함합니다.
어떤 파운드리와 노드를 지원하나요?
라이브러리 10개는 GlobalFoundries 28SLP, 55LPx(0.9 V 및 3.3 V), 130LP 및 180 Bi-CMOS, TSMC 40LP, 65LP, 110LP 및 180LP, UMC 55LPeFLASH를 지원합니다. 범위는 28~180 nm입니다. 사용 중인 공정이 목록에 없다면 IP 전문가가 맞춤 특성화의 적합성을 안내할 수 있습니다.
공정에 맞춰 라이브러리를 맞춤화할 수 있나요?
예, 두 가지 방법이 있습니다. Silvaco는 요청에 따라 아키텍처를 구성하고 저전압 동작을 포함한 맞춤 PVT 코너를 추가할 수 있습니다. 또는 설계 팀이 직접 조정할 수 있습니다. CellForge 2D는 전체 라이브러리의 트랜지스터 크기, 행 높이 및 DFM 규칙을 조정합니다. 그런 다음 LibertyForge LC가 결과를 다시 특성화하여 Liberty 타이밍 및 전력 모델을 생성합니다.
관련 IP
저전력 파운데이션 IP
리텐션 및 셧다운 모드를 갖춘 저전력 셀과 SRAM
메모리 컴파일러
SRAM, 레지스터 파일 및 ROM 컴파일러
인터페이스 IP
SoC 경계용 인터페이스 및 I/O IP
파운데이션 IP
표준 셀, 메모리 컴파일러 및 인터페이스 IP
Design IP
하나의 포트폴리오에 포함된 인터페이스, 파운데이션 및 자동차용 IP