Event

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > Multi-Standard 다중 표준 SerDes IP: 콤보 및 구성 가능한 PHY SoC에서 여러 인터페이스 표준을 지원해야 할 때

홈 > 제품 및 워크플로 > AI 기반 설계 > 설계 IP > MIPI MIPI IP: D-PHY, C-PHY and M-PHY Physical Layer IP Silvaco 계열사인 Mixel의 실리콘 검증 MIPI IP로,

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP Design IP: SoC 개발을 위한 실리콘 검증 반도체 IP 코어 Mixel MIPI PHY부터 표준 셀과 메모리 컴파일러까지 양산

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 맞춤형 IC 설계 > PEX Certify PEX Certify: 기생 성분 추출 플로의 검증 및 비교 PEX Certify는 PDK

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 커스텀 IC 설계 > VarMan XMA VarMan XMA: 전체 칩 메모리 수율 분석 메모리의 일부 슬라이스가 아닌 전체

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 커스텀 IC 설계 > VarMan VarMan: 아날로그, 라이브러리 및 메모리를 위한 통계적 변동 및 수율 분석 몬테카를로 수준의

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 커스텀 IC 설계 > Viso Viso: 기생 성분 분석, 탐색 및 디버깅 기생 성분 넷리스트를 불러와 시간이 오래

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 맞춤형 IC 설계 > Jivaro Pro Jivaro Pro: 레이아웃 후 SPICE 시뮬레이션을 위한 기생 성분 축소 Jivaro Pro는

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 맞춤형 IC 설계 > Hipex Hipex: 전체 칩 규칙 기반 RC 기생 성분 추출 Hipex는 전체 칩 또는

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 커스텀 IC 설계 > SmartDRC/LVS SmartDRC/LVS: 아날로그, 디지털 및 혼성 신호 IC의 물리 검증 파운드리 규칙과 회로도를 기준으로

회로도 기반 레이아웃을 위해 Gateway가 구동하는 레이아웃 편집기. 홈 > 제품 및 워크플로 > AI 기반 설계 > 회로 시뮬레이션 > InVar InVar: 아날로그 및 혼성 신호 설계를 위한 IR

홈 > 제품 및 워크플로 > AI 기반 설계 > 아날로그 및 맞춤형 IC 설계 > Gateway Gateway: 아날로그 및 혼합 신호 설계용 계층형 회로도 편집기 아날로그, 디지털, 혼합 신호