홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > MIPI > MIPI D-PHY

MIPI D-PHY IP: CSI-2 및 DSI 물리 계층

D-PHY를 최초로 실리콘에 구현한 Mixel 팀이 제공하는 카메라 및 디스플레이 링크용 실리콘 검증 완료 D-PHY 송신기, 수신기 및 Universal PHY입니다.

D-PHY의 개념과 필요한 경우

세 가지 질문으로 D-PHY가 링크에 적합한 PHY인지 판단할 수 있습니다.

MIPI D-PHY란

MIPI 카메라 및 디스플레이 인터페이스의 기반 물리 계층입니다. Silvaco MIPI D-PHY IP는 v3.5 사양을 따르며 이전 버전과도 호환됩니다. TX, RX, TX+, RX+ 또는 Universal 형태로 각각 최대 6.5 Gbps의 데이터 레인 1~4개를 선택할 수 있습니다.

D-PHY 또는 C-PHY

D-PHY는 별도의 클록과 함께 데이터 레인으로 전송합니다. C-PHY는 클록을 3선 트리오에 내장하며 트리오당 8.0 Gsps에 도달합니다. 공정이 우선 제약 조건이라면 훨씬 많은 공정에서 제공되는 D-PHY부터 검토하세요. 둘 다 필요한 설계에서는 C-PHY/D-PHY 콤보 PHY로 두 모드를 전환할 수 있습니다.

CSI-2 또는 DSI

CSI-2는 카메라 측 인터페이스로 센서 데이터를 SoC에 입력합니다. DSI와 DSI-2는 디스플레이 측 인터페이스로 픽셀을 패널로 출력합니다. 각 송신기와 수신기는 하나의 인터페이스에 대응하며 부품명으로 구분합니다. Universal PHY는 어느 인터페이스에서든 마스터 또는 슬레이브 역할을 수행할 수 있습니다.

파운드리 및 공정별 MIPI D-PHY IP

모든 PHY에서 먼저 확인할 사항은 사용 중인 공정에서 이미 실리콘으로 구현되었는지입니다.

부품 37개

FOUNDRY	PART NAME	FEATURES
TSMC	TSMC N7의 D-PHY DSI TX	MIPI D-PHY 지원, 4L, 4.5Gbps
TSMC	TSMC 16FFC의 D-PHY CSI-2 RX	MIPI D-PHY 지원, 4L, 1.25Gbps
TSMC	TSMC 22ULP의 D-PHY Universal	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 22ULP의 D-PHY Universal	MIPI D-PHY 지원, 2L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 22ULP의 D-PHY Universal	MIPI D-PHY 지원, 1L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
GlobalFoundries	GF 22FDX의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 4L, 2.5Gbps
GlobalFoundries	GF 22FDX의 D-PHY CSI-2 RX	MIPI D-PHY 지원, 4L, 2.5Gbps
GlobalFoundries	GF 22FDX의 D-PHY CSI-2 RX	MIPI D-PHY 지원, 2L, 2.5Gbps
GlobalFoundries	GF 22FDX의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 2L, 2.5Gbps
TSMC	TSMC 22ULL의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 1L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 22ULL의 D-PHY CSI-2 TX+	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
UMC	UMC 22ULP/22ULL의 D-PHY DSI RX	MIPI D-PHY 지원, 4L, 2.5Gbps
GlobalFoundries	GF 22FDX의 D-PHY DSI RX	MIPI D-PHY 지원, 4L, 2.5Gbps
GlobalFoundries	GF 22FDX+의 D-PHY DSI TX+	MIPI D-PHY 지원, 2L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
GlobalFoundries	GF 22FDX+의 D-PHY CSI-2 RX	MIPI D-PHY 지원, 2L, 2.5Gbps
GlobalFoundries	GF 22FDX+의 D-PHY DSI-2 RX	MIPI D-PHY 지원, 2L, 2.5Gbps
TSMC	TSMC 22ULL의 D-PHY Universal	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 28HPC+의 D-PHY CSI-2 TX+	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
Samsung	Samsung 28FDSOI의 D-PHY DSI TX+	MIPI D-PHY 지원, 4L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
Samsung	Samsung 28FDSOI의 D-PHY CSI-2 RX	MIPI D-PHY 지원, 2L, 1.5Gbps
TSMC	TSMC 28HPC+의 D-PHY Universal	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 28HPC+의 D-PHY CSI-2 RX+	MIPI D-PHY 지원, 2L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 28HPC+의 D-PHY DSI TX	MIPI D-PHY 지원, 4L, 2.5Gbps
TSMC	TSMC 28HPC+의 D-PHY CSI-2 RX	MIPI D-PHY 지원, 4L, 2.5Gbps
TSMC	TSMC 28HPC+의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 2L, 2.5Gbps
TSMC	TSMC 28HPC+의 D-PHY Universal	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 40LP의 D-PHY Universal	MIPI D-PHY 지원, 1L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 40ULP의 D-PHY CSI-2 TX+	MIPI D-PHY 지원, 1L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 40ULP의 D-PHY CSI-2 TX+	MIPI D-PHY 지원, 4L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMC	TSMC 40LP의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 4L, 2.5Gbps
TSMC	TSMC 55ULP의 D-PHY DSI TX	MIPI D-PHY 지원, 2L, 1.0Gbps
TSMC	TSMC 65GP의 D-PHY Universal	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
Tower	Tower 65ISC의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 4L, 1.2Gbps
TSMC	TSMC 65LP의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 2L, 2.5Gbps
Tower	Tower 65ISC의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 2L, 1.2Gbps
TSMC	TSMC 90LP의 D-PHY CSI-2 TX	MIPI D-PHY 지원, 4L, 2.5Gbps
TSMC	TSMC 90LP의 D-PHY CSI-2 TX+	MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
검색 결과가 없습니다

1L, 2L 및 4L은 각각 데이터 레인 1개, 2개 및 4개를 뜻하며 모든 속도는 레인당 값입니다. TX+ 또는 RX+의 플러스는 최대 속도 내부 루프백 테스트 기능이 추가되었음을 나타냅니다. 공정이 목록에 없나요? IP 전문가에게 문의하세요.

시스템에서 D-PHY가 사용되는 곳

카메라 입력과 디스플레이 출력: 대부분의 SoC에는 각각 하나 이상이 필요합니다.

CSI-2 카메라 인터페이스

1개, 2개 또는 4개의 레인으로 CSI-2를 통해 이미지 센서 데이터를 SoC에 입력합니다.

DSI 디스플레이 인터페이스

TSMC N7에서 레인당 최대 4.5 Gbps의 DSI로 SoC에서 패널에 출력합니다.

자동차용 카메라 및 디스플레이 링크

다중 카메라 ADAS, 서라운드 뷰, 차량 내 화면과 레이더에도 사용됩니다. indie는 레이더 프로세서에 ASIL-B D-PHY CSI-2 IP를 사용합니다.

모바일 및 웨어러블 장치

D-PHY 저전력 모드가 충전 후 사용 시간을 좌우하는 배터리 구동 휴대폰 및 웨어러블입니다.

확인 가능한 실리콘 구현 실적

IP 공급업체에 구현된 공정과 제품을 출하한 고객이라는 두 가지 이름을 요청하세요.

7~90 nm

TSMC N7부터 TSMC 90LP까지의 D-PHY 공정

레인 1~4개

D-PHY v3.5, 레인당 최대 6.5 Gbps

35% · 50%

최대 속도 양산 테스트를 유지하면서 완전한 Universal PHY 대비 D-PHY RX+의 면적 및 누설 전력 감소

노드 12개, 파운드리 9개

180 nm~5 nm에서 모든 표준에 걸쳐 Mixel PHY IP의 실리콘 검증 완료

ASIL-B

AEC-Q100 Grade 1 지원을 목표로 설계된 자동차용 D-PHY CSI-2 TX 및 RX

고객 · MIPI D-PHY

2025년 11월

indie

indie의 자동차용 레이더 프로세서와 MMIC는 Mixel ASIL-B D-PHY CSI-2 송신기 및 수신기를 사용합니다. IP에는 인증된 기능 안전 산출물과 안전 매뉴얼이 포함되었습니다. 이후 Mixel은 indie 설계 안에서 MIPI D-PHY 적합성 테스트 스위트에 따라 특성화를 수행했습니다.

“레이더 포트폴리오를 확장하고 효율적이며 확장 가능한 ADAS 아키텍처 솔루션을 구현하기 위해 엄격한 자동차 요구 사항을 지원할 수 있는 MIPI IP 공급업체가 필요했습니다. Mixel과의 오랜 파트너십 및 풍부한 자동차 분야 경험을 바탕으로 Mixel의 역량과 신뢰성을 전적으로 확신했습니다. 앞으로도 협력을 이어가기를 기대합니다.”

Peter Gulden, indie 레이더 시스템 및 소프트웨어 부문 수석부사장(EVP)

카탈로그 · PDF

2026년 여름

PRO IP 제품 선택 가이드

상업용, 산업용 또는 자동차용 등급별 모든 D-PHY 부품 번호를 C-PHY, 콤보 및 LVDS 부품과 함께 소개합니다. 각각 Liberty, LEF 및 GDSII 뷰와 함께 제공됩니다.

보도자료

2026년 3월

이제 PRO IP로 제공되는 Mixel MIPI PHY IP

D-PHY v3.5의 지원 사항, 다섯 가지 구현 형태 및 RX+가 면적을 35% 줄이는 방법을 소개합니다.

사용 중인 노드에 D-PHY가 제공되나요?

IP 전문가에게 파운드리와 노드를 알려주시면 아직 목록에 없는 공정을 포함하여 MIPI D-PHY의 라이선스 및 공급 가능 여부를 명확히 안내합니다. PHY를 설계한 Mixel 엔지니어와 상담하며, 이들이 통합 과정 전반을 지원합니다.

MIPI D-PHY IP 관련 질문

MIPI D-PHY란 무엇인가요?

MIPI D-PHY는 MIPI 카메라 인터페이스 CSI-2와 디스플레이 인터페이스 DSI 및 DSI-2를 칩 사이에서 전달하는 물리 계층입니다. Silvaco MIPI D-PHY IP는 v3.5 사양에 따라 설계되었으며 하위 호환됩니다. 데이터 레인 1~4개와 레인당 최대 6.5 Gbps를 지원합니다. TX, RX, TX+, RX+ 또는 Universal 구현을 라이선스로 도입할 수 있습니다.

CSI-2와 DSI는 어떻게 다른가요?

CSI-2는 카메라 직렬 인터페이스로, 이미지 데이터를 센서에서 프로세서로 전달합니다. DSI와 더 새로운 DSI-2는 디스플레이 직렬 인터페이스로 프로세서에서 패널로 픽셀을 전달합니다. 개별 D-PHY 송신기나 수신기는 둘 중 하나를 지원합니다. Universal D-PHY는 어느 인터페이스에서든 마스터 또는 슬레이브로 구성할 수 있습니다.

C-PHY 대신 D-PHY를 언제 사용해야 하나요?

가장 폭넓은 파운드리 공정 선택지나 자체 클록을 갖춘 레인 기반 링크가 필요하면 D-PHY를 선택하세요. C-PHY는 트리오 1~3개에서 트리오당 최대 8.0 Gsps로 데이터를 인코딩하며, Silvaco는 훨씬 긴 D-PHY 목록에 비해 C-PHY 부품은 3개를 제공합니다. 둘 다 필요한 설계에는 콤보 PHY가 두 모드 중 하나를 지원합니다.

어떤 파운드리와 노드를 지원하나요?

Silvaco D-PHY IP는 TSMC(N7, 16FFC, 22ULP, 22ULL, 28HPC+, 40LP, 40ULP, 55ULP, 65GP, 65LP, 90LP), GlobalFoundries(22FDX, 22FDX+), Samsung(28FDSOI), Tower(65ISC) 및 UMC(22ULP/22ULL)에 등재되어 있습니다. 사용 중인 공정이 없어도 문의하세요. 전체 표준에 걸쳐 Mixel PHY IP는 9개 파운드리와 12개 노드에서 실리콘으로 구현되었습니다.

어떤 데이터 전송률을 지원하나요?

현재 D-PHY 부품은 레인당 1.0~4.5 Gbps로 동작하며 대부분은 2.5 Gbps입니다. 가장 빠른 제품은 TSMC N7의 DSI 송신기로, 4개 레인에서 각각 4.5 Gbps를 제공합니다. D-PHY v3.5 설계는 레인당 6.5 Gbps에 도달하며, Silvaco는 현재 TSMC 16FFC의 C-PHY/D-PHY 콤보 부품에서 이 속도를 제공합니다.

플러스 접미사는 무엇을 뜻하나요?

플러스는 최대 속도 내부 루프백 테스트 기능을 추가한 TX+ 및 RX+ 부품을 나타냅니다. RX+는 Mixel의 특허받은 수신기 토폴로지로, 완전한 D-PHY Universal PHY를 구현하지 않고도 최대 속도 양산 테스트를 실행할 수 있습니다. Silvaco는 면적 35%, 누설 전력 50%의 절감을 명시합니다.

AI-Driven Manufacturing

AI-Driven Design

Design IP

Technical Library

SPICE Simulation

Variation and Yield