Standard Cell
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > スタンダードセル
スタンダードセルライブラリIP：CORE、Power Management、ECO Kit
Silvacoの各スタンダードセルライブラリは、指定された1つのファウンドリプロセスに対してキャラクタライズされています。その後の調整も可能なため、SoCチームは当社の設定をそのまま採用するのではなく、電力、速度、面積のトレードオフを自ら設定できます。
各ライブラリで利用できる要素
設計に適したキット、しきい値、セル高さを選択します。そのうえで、適合しない部分を変更できます。
ライブラリの種類
ロジック向けのCOREライブラリ、パワーゲーティングとマルチ電圧設計向けのPower Management Kit（PMK）、そして固定されたフロントエンドパターンを採用し、最小限のマスク変更で設計後期のレイアウト変更に対応するECO Kitを提供します。構成可能なアーキテクチャにより、各ライブラリを対象プロセスに適合させます。LDOレギュレータやバンドギャップリファレンスを提供する電源管理IPとは異なります。
Vtオプション
RVT、LVT、HVT、ELVTのうち、ライブラリごとに最大4種類のしきい値を利用できます。クリティカルパスには低Vtセルを配置し、速度よりリークの削減を重視する箇所には高Vtセルを配置します。
トラック高さ
ライブラリに応じて7T、8T、10T、12Tに対応します。背の低いセルは1平方ミリメートル当たりにより多くのロジックを配置できます。背の高いセルは、より大きなトランジスタと強い駆動能力を確保する余地があります。
ファウンドリ対応
TSMC、GlobalFoundries、UMCの28～180 nmプロセス向けライブラリを提供し、それぞれにファウンドリ認定済みのビューが付属します。低消費電力、組み込みフラッシュ、Bi-CMOSの各プロセスが含まれます。その他のプロセスをご利用の場合は、お使いのプロセスについてお問い合わせください。
チップにもたらす変化
これらのライブラリは、歩留まりを維持しながら周波数を高め、リークを低減するよう設計されています。高密度レイアウトにより、ウェーハ当たりの総ダイ数が増加します。配線も短くなるため、機能当たりのコストが下がり、電力効率が向上します。
ファウンドリとノードからライブラリを検索
10種類のライブラリがあり、それぞれ1つのファウンドリプロセスに対してキャラクタライズされています。
トランジスタのVt：RVT（標準）、LVT（低）、HVT（高）、UHVT（超高）、ULVT（超低）、ELVT（極低）。
GFはGlobalFoundriesを表します。COREは基本ライブラリ、PMKはPower Management Kit、ECOはECO Kitです。その他の
PVTコーナーが必要な場合は、ご要望に応じてカスタムキャラクタライゼーションに対応します。
設計におけるライブラリの適用分野
成熟ノードから先端ノードまで、コンパイルされたメモリの活用分野。
モバイル、IoT、ウェアラブル向けの低消費電力SoC
低リークセル、きめ細かな駆動能力、PMKによりバッテリの電力予算を有効に活用します。
高密度デジタルブロック
マルチビットおよびマルチ高さのセルにより、ピン数を削減し、同じ行により多くの機能を配置できます。
パワーゲーティングとマルチ電圧ドメインを必要とする設計
PMKはパワーゲーティングセルと、ドメイン間に配置するレベルシフタを提供します。
設計後期のECO変更
ECO Kitの固定フロントエンドパターンにより、設計後期の修正でもベース層を変更せずに済みます。
最初のお問い合わせ前に確認できること
お使いのプロセスとフローに合うライブラリをご自身で確認してから、ご相談いただけます。
10
製品番号70350～70361が公開されているライブラリ
3つのファウンドリ
TSMC、GlobalFoundries、UMC
28–180 nm
GlobalFoundries 28SLPから、TSMC 180LPおよびGlobalFoundries 180 Bi-CMOSまで
数千種類
ライブラリ当たりのセルとセルバリアント。駆動能力を細かい段階で選択可能
Liberty、LEF、GDSII
設計フローが読み込む各ビューを、DRC/LVSクリーンな状態で提供
カタログ · PDF
2026年夏
IP製品選択ガイド
すべてのスタンダードセルライブラリを1つの表に掲載：ファウンドリ、ノード、トラック高さ、キット、Vt、ゲート長、製品番号。
製品概要 · PDF
2026年夏
低消費電力ファウンデーションIP
低消費電力ライブラリ、そのPMKとECO Kit、および低消費電力SRAMの機能を1枚にまとめた資料。
ウェビナー
2026年夏
Silvacoの55LPxファウンデーションIPソリューションによる超低消費電力IoT設計の実現
ライブラリ70353と70354の対象プロセスであるGlobalFoundries 55LPx向けの低消費電力ファウンデーションIP。1つのバッテリで3～5年間動作する必要があるIoTデバイスを対象としています。
ニュース
2026年夏
Silvaco、Dolphin Design SASのメモリコンパイラ技術を買収
この買収により、Dolphin DesignのメモリコンパイラとともにスタンダードセルライブラリがSilvacoに加わりました。
ノードとPPA目標をお知らせください
ファウンドリ、ノード、設計で達成すべき目標をお知らせください。IPスペシャリストが、適したライブラリと、
あと少しで要件に届くライブラリを調整するために必要な作業をご案内します。
ライセンスと評価の仕組みもご説明します。
スタンダードセルライブラリに関するご質問
スタンダードセルライブラリとは何ですか？
単純なゲートからフリップフロップやマルチプレクサまで、あらかじめ設計されたロジックセルの集合です。合成および配置配線ツールは、これらを組み合わせてデジタルブロックを構築します。各セルは、1つのプロセスにおけるタイミングと電力がキャラクタライズされた状態で提供されます。Silvacoは、オプションのPower Management KitとECO Kitを備えたCOREライブラリを、Liberty、LEF、GDSIIの各ビューで提供します。
Vtオプションとは何ですか？なぜ重要なのですか？
Vtはトランジスタがオンになるしきい値電圧です。低Vtセルは高速にスイッチングしますがリークが多く、高Vtセルはリークが少ない一方でスイッチングが遅くなります。これらを組み合わせることで、速度が必要なパスだけにリークの増加を割り当てられます。Silvacoのライブラリは、プロセスに応じて最大4種類のVtを備えています。
トラック高さとは何ですか？
トラック高さは、セルの高さを配線トラック数、つまりその高さに収まる金属配線ピッチの数で表したものです。トラック数が少ないほどロジックの密度が高くなります。トラック数が多いほど、大きなトランジスタと強い駆動能力を確保する余地が増えます。Silvacoのライブラリには、ライブラリごとに7T、8T、10T、12Tが用意されています。
ECOキットとは何ですか？
ECOキットには、固定されたフロントエンド・オブ・ラインのパターン上にレイアウトされたセルが含まれます。レイアウト後に見つかった不具合は、それらのセルを再接続して修正します。マスク一式ではなく、数枚のマスクだけを変更します。カタログに掲載されているSilvacoの10種類のライブラリのうち、4種類に含まれています。
どのファウンドリとノードで利用できますか？
10種類のライブラリが、GlobalFoundriesの28SLP、55LPx（0.9 Vおよび3.3 V）、130LP、180 Bi-CMOS、TSMCの40LP、65LP、110LP、180LP、およびUMCの55LPeFLASHに対応しています。範囲は28～180 nmです。お使いのプロセスが含まれていない場合は、IPスペシャリストがカスタムキャラクタライゼーションの適否をご案内します。
プロセスに合わせてライブラリをカスタマイズできますか？
はい、2つの方法があります。ご要望に応じてSilvacoがアーキテクチャを構成し、低電圧動作を含むカスタムPVTコーナーを追加できます。また、お客様のチームが直接調整することもできます。CellForge 2Dは、ライブラリ全体のトランジスタサイズ、行の高さ、DFMルールを調整します。その後、LibertyForge LCで結果を再キャラクタライズし、Libertyのタイミング・電力モデルを生成します。
関連IP
低消費電力ファウンデーションIP
リテンションモードとシャットダウンモードを備えた低消費電力セルとSRAM
メモリコンパイラ
SRAM、レジスタファイル、ROMの各コンパイラ
インターフェースIP
SoC境界向けのインターフェースおよびI/O IP
ファウンデーションIP
標準セル、メモリコンパイラ、インターフェースIP
Design IP
インターフェース、ファウンデーション、車載IPを1つのポートフォリオで提供