ファウンデーションIP
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP
ファウンデーションIP：標準セル、メモリコンパイラ、インターフェースIP
自社開発せずにライセンスできるファウンデーションIP。標準セルライブラリ、メモリコンパイラ、I/Oを、指定のファウンドリプロセスでキャラクタライズし、カタログ上の平均値ではなくお客様のPPA目標に合わせて調整します。
チップに合わせて調整するファウンデーションIP
多くのファウンデーションIPは固定製品として提供され、そのトレードオフを設計側で受け入れます。Silvacoは、
セルのサイジング、メモリ構成、I/Oリングを、対象プロセスとチップの用途に合わせて調整します。
ロジックIP
成熟ノードの標準セルライブラリの多くは、タップレスセル、クロックゲーティング、マルチビットフリップフロップより前に開発されており、それが電力と面積に表れています。Silvacoのライブラリは、複数のしきい値電圧とトラック高さにわたり700～1,200セルを提供します。各セルファミリーは、P/N比と各駆動強度の段階まで細かくサイジングされています。消費電力または速度の目標を満たすバリエーションを選択できます。
28–180 nm · TSMC、GlobalFoundries、UMC · 10のCOREライブラリ、そのうち4つにPMKおよびECOキットが付属
組み込みメモリ
平均的な設計向けにサイズを決めたメモリは、ウェアラブルにもAIアクセラレータにも適合しません。Silvacoのコンパイラは、設定したサイズと電力オプションに従ってインスタンスを生成するため、同じコンパイラで両方に対応できます。シングルポートおよびデュアルポートSRAM、レジスタファイル、ROMのコンパイラを提供します。
22–130 nm · TSMC、GlobalFoundries、UMC · 19のコンパイラ
インターフェースIP
ファウンドリ標準のI/Oが、製品に必要な面積、電力、機能を満たすとは限りません。Silvacoの汎用I/Oは、プログラム可能な駆動強度とスルーレート、および内蔵ESD保護を提供します。I/Oチームは、パッドリングとESDセルもコスト目標に合わせて調整します。特殊I/Oには、最大2 GbpsのLVDS、SSTL、極低温設計向けのI/Oがあります。各コアはファウンドリ間で移植できるように設計され、統合フローに入る前に検証されます。
どのプロセスでキャラクタライズされているかは、IPの専門家にお問い合わせください。シリアライザとデシリアライザのPHYについては、LVDSをご覧ください。
低消費電力ファウンデーションIP
バッテリー駆動のチップは寿命の大部分をアイドル状態で過ごすため、充電間隔はリークによって決まります。低消費電力セルは、パワーゲーティング、マルチ電圧設計、レベルシフタを追加します。シングルポートSRAMには、内蔵パワースイッチと読み出し・書き込みアシストがあります。リテンション、リテンションナップ、シャットダウンの各モードにより、段階的にリークを削減します。
カスタムの低電圧キャラクタライゼーションコーナーは、ご要望に応じて提供します。
製品群別の対応範囲
2026年夏のカタログでファウンドリとノードをご確認ください。
一覧にない場合は、カスタムキャラクタライゼーションについてお問い合わせください。
| 製品群 | ファウンドリ | ノード | カタログ掲載製品 |
|---|---|---|---|
| 標準セルライブラリ | TSMC, GlobalFoundries, UMC | 28～180 nm | 10ライブラリ |
| メモリコンパイラ | TSMC, GlobalFoundries, UMC | 22～130 nm | 19コンパイラ |
ライブラリの作成、移行、最適化は、これらの製品以外にも対応します。移行先のノードをIPの専門家にお知らせください。
適用される設計
成熟ノードおよび先端ノードでのSoC・ASIC開発
カスタムSoC、セキュリティ・暗号プロセッサ、オーディオ・音声ASIC
低消費電力のモバイル、IoT、ウェアラブル設計
エッジデバイス、低消費電力DSP、Bluetooth Low Energy向けの低リークセルとSRAM電力モード
車載・産業用SoC
産業オートメーション、プロセス制御、ロボティクス、および長期供給される確立済みノードでの高信頼性車載設計
ディスプレイドライバとDDIC
ディスプレイドライバIC向けの組み込みメモリコンパイラ
製品を支える実績
カタログ内の各ライブラリとコンパイラには、認定審査で参照できるファウンドリ、ノード、
品番が記載されています。
10 · 19
それぞれ固有の品番を持つ標準セルライブラリとメモリコンパイラ
35% · 20%
Celloによるレイアウト最適化後の、既製ライブラリに対する面積と電力の削減率
400万ゲート/mm²
高密度・低消費電力向けに開発された28nmライブラリ
Liberty · LEF · GDSII
すべてのメモリインスタンスに、DRC/LVSクリーンでファウンドリ認定済みのビューが付属
25年
メモリコンパイラがSilvacoに加わる前の、Dolphin DesignでのSoC IP開発実績
カタログ · PDF
2026年夏
製品選択ガイド
トラック高さ、しきい値電圧、メモリサイズとともに、ファウンドリ、ノード、プロセス、品番別の全製品一覧を掲載しています。
製品概要 · PDF
2026年3月
低消費電力ファウンデーションIP
電源管理キット、レベルシフタ、パワースイッチ、SRAMの電力モードを1枚にまとめています。
製品概要 · PDF
2026年3月
Silvacoのメモリコンパイラによる超低消費電力組み込みメモリの設計方法
コンパイラの観点から、超低消費電力SRAM、レジスタファイル、ROMに必要な要素を説明します。
ウェビナー
2026年夏
Silvacoの55LPxファウンデーションIPソリューションによる超低消費電力IoT設計の実現
GlobalFoundries 55LPxの低消費電力ファウンデーションIPを、IoT設計向けの例で説明します。
ニュース
2026年3月
Silvaco、Dolphin Design SASのメモリコンパイラ技術を買収
コンパイラの由来：多くのファウンドリですでにシリコン化され、数千のアプリケーションを支えてきた技術です。
ファウンドリとノードをお知らせください
必要なライブラリやメモリと、達成すべきPPA目標をお知らせください。IPの専門家が、
現在ご使用のプロセスでキャラクタライズ済みの製品、カスタムキャラクタライゼーションに必要な内容、
ライセンスと評価の仕組みをご案内します。
ファウンデーションIPの購入者から寄せられる質問
ファウンデーションIPとは何ですか？
ファウンデーションIPは物理IPとも呼ばれ、チップを構成する設計済みブロックの集合です。ロジック用の標準セルライブラリ、SRAM・レジスタファイル・ROM用のメモリコンパイラ、チップ周辺のI/Oを含みます。Silvacoは各ブロックを指定のファウンドリプロセス向けにキャラクタライズし、電力、性能、面積、歩留まりに合わせて調整します。
ロジックIPとメモリIPの違いは何ですか？
ロジックIPは、合成と配置配線によってデジタルロジックを形成する標準セルライブラリと、その電源管理キットおよびECOキットです。メモリIPはコンパイラとして提供されます。サイズ、ポート、電力モードを設定すると、コンパイラがそれに合うSRAM、レジスタファイル、ROMのインスタンスを生成します。
どのファウンドリとノードに対応していますか？
Silvacoの現行カタログは、TSMC、GlobalFoundries、UMCにおいて、28～180 nmの標準セルライブラリと22～130 nmのメモリコンパイラを掲載しています。インターフェース製品と低消費電力製品については、ご使用のプロセスをIPの専門家にご相談ください。カスタムキャラクタライゼーションにより、カタログにないノードにも対応範囲を拡張できます。
どのような提供物がありますか？
メモリコンパイラは、完全にキャラクタライズされ、DRCとLVSに合格したインスタンスを、フローですぐ使用できるLiberty、LEF、GDSIIのビューとともに生成します。標準セルライブラリは、複数のしきい値電圧オプションを持つCOREライブラリとして提供され、10のうち4つには電源管理キットとECOキットも付属します。低電圧動作を含むカスタムPVTコーナーは、ご要望に応じて提供します。
ライブラリはファウンドリで認定されていますか？
はい。すべてのメモリインスタンスはファウンドリで認定され、キャラクタライズ済みのビューとともに提供されます。標準セルライブラリには、TSMC、GlobalFoundries、UMCの各プロセス向けにファウンドリ認定済みのビューが付属します。メモリコンパイラはシリコンで実証され、多くのファウンドリで数千のアプリケーションを支えてきました。
Silvacoはライブラリを別のノードに移植できますか？
多くの場合は可能です。Silvacoのライブラリチームは、Celloプラットフォーム上で標準セルライブラリの作成、移行、最適化を行います。メモリについては、コンパイラが面積、電力、速度の目標に合わせたインスタンスを生成します。具体的な移植が適切かどうかは、移植先のファウンドリとプロセスによって決まります。
関連情報
メモリコンパイラ
シングルポート・デュアルポートSRAM、レジスタファイル、ROM、22～130 nm
Standard Cell
電源管理キットとECOキットを備えた28～180 nmのロジックライブラリ
インターフェースIP
LVDSを含む汎用および特殊I/O
低消費電力ファウンデーションIP
パワーゲーティング対応セルと、リーク削減モードを備えたSRAM