首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > ROM 编译器 ROM 编译器 Silvaco 的 ROM 编译器按您的 SoC 所需容量和列复用配置，生成通孔编程嵌入式 ROM IP，存储阵列漏电为零。 咨询 IP 专家

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > 寄存器文件编译器 1 端口和 2 端口寄存器文件编译器 Silvaco 寄存器文件编译器按您的字数、位宽和列复用配置生成 1 端口和 2 端口寄存器文件 IP，面向希望通过授权获取小型片上存储器、而非自行设计的 SoC 团队。 咨询

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > SRAM 编译器 单端口和双端口 SRAM 编译器 Silvaco 的 SRAM 编译器为 SoC 团队提供单端口和双端口嵌入式 SRAM IP，可在指定的 TSMC、GlobalFoundries 和

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 嵌入式存储器编译器：SRAM、寄存器文件和 ROM Silvaco 存储器编译器可生成适配您的 SoC 的 SRAM、寄存器文件和 ROM 实例，面向希望配置片上存储器、而非围绕目录中的固定产品开展设计的团队。 咨询 IP 专家 下载 IP 目录 先选择存储器类型，再进行配置

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 可测试性 > D-PHY RX+ Mixel D-PHY RX+：具备全速环回测试的 D-PHY 接收器 D-PHY RX+ 是内置简化发射器的 MIPI D-PHY 接收器，使您的 SoC 摄像头或显示输入能够在生产线上以全速测试，并在现场再次测试。 咨询 IP 专家

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 可测试性 > D-PHY TX+ Mixel D-PHY TX+：具备全速环回测试的 D-PHY 发射器 D-PHY TX+ 将 Mixel 的 MIPI D-PHY 发射器与其专用接收器配对，因此当您的 SoC 驱动摄像头或显示链路时，可在测试仪上以全速验证发射端，并在现场再次验证。 咨询

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > LVDS > LVDS 解串器 LVDS 解串器 IP 由 Silvaco 旗下公司 Mixel 提供的 LVDS 解串器，面向位于链路接收端、需要将四条串行通道恢复为并行数据的 SoC。 咨询 IP 专家 下载产品清单 LVDS

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > LVDS > LVDS 串行器 LVDS 串行器 IP 由 Silvaco 旗下公司 Mixel 提供的 LVDS 串行器 IP，面向需要让 SoC 通过四条 LVDS 通道向显示面板发送并行数据的团队，支持 TSMC

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 多标准 > 4.25 Gbps SerDes 多标准 SerDes IP：1.0 至 4.25 Gbps Silvaco 旗下公司 Mixel 提供经过硅验证的四通道多标准 SerDes IP，适用于通过单一模块运行 PCI Express、SATA、XAUI 或背板链路的

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 多标准 > D-PHY LVDS Combo RX D-PHY LVDS 组合接收器 IP Mixel 的 D-PHY LVDS 组合接收器 IP 为您的 SoC 提供单一输入 PHY，可通过四条通道接收