ROM 编译器
首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > ROM 编译器
ROM 编译器
Silvaco 的 ROM 编译器按您的 SoC 所需容量和列复用配置，生成通孔编程嵌入式 ROM IP，存储阵列漏电为零。
ROM 编译器如何降低
芯片面积和漏电
您设置容量和列复用，编译器生成匹配的实例。您的芯片规划无需围绕从列表中选出的固定宏单元进行。
位单元和架构
所有存储数据均位于单一编程层 via 1，因此位单元尺寸小、芯片成本低。单元采用紧凑的通孔架构，实现超高密度。Silvaco 针对局部和全局变异及失配验证设计，以保障良率。
性能
读取速度快。紧凑的通孔结构降低杂散电容，从而降低动态功耗。
漏电
存储阵列无漏电，外围电路漏电极低。这有助于保持电池供电器件的续航时间。
灵活性
选择 8 至 128 的列复用选项，并按芯片规划需要设置地址范围。需要超出标准范围的配置？编译器团队可按您的面积、功耗和性能目标优化实例。
工艺覆盖范围
覆盖 180 nm 至 22 nm：180、152、130、110、90、85、65、55、40、28 和 22 nm。Silvaco 支持 G、LP 和 SOI CMOS 版本，以及 eFlash、BCD 和高压工艺。若您的节点未列出，请咨询移植。
嵌入式 ROM 在设计中的适用场景
启动代码和固件存储
在流片时固定的代码，保存在单层通孔中
查找表和常量
从高密度阵列中快速读取表和系数
电池供电和 IoT 设计
设备空闲时阵列无漏电
重视芯片面积的成本敏感设计
高密度单元和单一编程层使宏单元保持紧凑
已通过硅验证，料号可查
25 年
ROM 编译器背后的编译式存储器设计经验
数百万片晶圆
来自采用 Silvaco 编译式存储器的数千款设计
12 家晶圆代工厂和 IDM
已部署 Silvaco 存储器编译器
180 至 22 nm
ROM 编译器覆盖的节点范围
Liberty · LEF · GDSII
随每个完成全面特性表征且通过 DRC/LVS 检查的实例交付
指南 · PDF
2026 年夏季
Silvaco IP 产品选型指南
按晶圆代工厂、节点和料号列出两款 ROM 编译器，包含容量范围、列复用选项和电源电压。
网络研讨会
2026 年夏季
如何使用 Silvaco 存储器编译器设计超低功耗嵌入式存储器
介绍 SRAM、寄存器文件和 ROM 编译器，以及其超低功耗设计方式。
新闻
2026 年夏季
Silvaco 收购 Dolphin Design SAS 的存储器编译器技术
随此次收购加入的 ROM、SRAM 和寄存器文件编译器，其背后有超过 25 年的高密度、超低功耗设计经验。
与 IP 专家核对您的
晶圆代工厂和节点
请提供您的晶圆代工厂、节点以及设想中的 ROM 配置。您将了解
是否已有适用于该工艺的编译器，以及移植所需的工作。授权和评估
问题也可向同一位专家咨询。
ROM 编译器常见问题
什么是 ROM 编译器？
ROM 编译器根据您设定的容量和列复用等配置，生成嵌入式只读存储器实例。存储数据在制造时固定。Silvaco 的 ROM 编译器为您的晶圆代工工艺生成经过完整特性表征且通过 DRC/LVS 检查的通孔编程 ROM，并随附可直接用于设计流程的 Liberty、LEF 和 GDSII 视图。
Via 1 可编程是什么意思？
via 1 是连接前两层金属的通孔层，每一位通过放置或省略通孔来表示。所有存储数据都位于这一层。Silvaco 将其与紧凑的通孔架构和超高密度单元相结合，以减小占用面积，这正是选择通孔 ROM 的目的。
为何单一编程层能降低成本？
只有一层承载数据，因此位单元密度很高。给定容量的 ROM 占用更少硅面积。每个宏单元面积更小意味着芯片更小，而芯片越小，制造成本越低。因此，通孔 ROM 适合预算主要受芯片面积影响的设计。
漏电特性如何？
存储阵列漏电为零，外围电路漏电极低。紧凑的通孔架构还可降低杂散电容，在不降低读取速度的情况下减少动态功耗。在电池供电或 IoT 设计中，ROM 在两次唤醒之间仅消耗极少电量。
支持哪些节点和工艺？
ROM 编译器覆盖 180 nm 至 22 nm，支持 G、LP 和 SOI CMOS，以及 eFlash、BCD 和高压工艺。目前两款编译器具有公开料号：适用于 TSMC 40 nm ULP eFlash 的 61255，以及适用于 TSMC 55 nm ULP eFlash 的 61262。节点未列出？请向 IP 专家咨询移植。
提供多少种列复用选项？
两款已公布的编译器均提供 8 至 128 的列复用选项。地址范围也可灵活配置，使宏单元形状适应芯片规划。40 nm 编译器生成的 ROM 容量为 1k 至 1,152k 位；55 nm 编译器覆盖 512 至 512k 位。
相关 IP
SRAM 编译器
具有多种低功耗模式的单端口和双端口 SRAM
寄存器文件编译器
1 端口和 2 端口寄存器文件
存储器编译器
同一编译器系列中的 SRAM、寄存器文件和 ROM
基础 IP
标准单元、存储器编译器和接口 IP