저전력 파운데이션 IP
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 저전력 파운데이션 IP
저전력 파운데이션 IP: 에너지 효율적인 설계를 위한 표준 셀 및 메모리
배터리 구동 및 상시 동작 칩을 개발하는 ASIC 및 SoC 팀을 위한 저전력 파운데이션 IP입니다. 저전력 표준 셀 라이브러리, 전력 관리 및 ECO 키트, 저누설 SRAM을 전력 예산에 맞춰 제공합니다.
목표에 맞춰 조정하는
저전력 표준 셀 및 SRAM
웨어러블과 가속기의 전력 예산은 다르므로 하나의 설정으로 둘 다 충족할 수 없습니다. 셀과 메모리에
설계에 필요한 기법을 함께 적용하면 절감 효과가 누적됩니다.
문턱전압, 웰 및 셀 선택
약 650개의 일반 표준 셀과 저전력 또는 고속용으로 개발된 150개 이상의 셀을 제공합니다. 대부분 트윈 웰 또는 트리플 웰 버전으로 5가지 문턱전압을 지원합니다. 세밀한 구동 강도 단계와 멀티비트, 다중 높이 셀을 통해 합성 시 과도하게 큰 셀 대신 적합한 크기를 선택할 수 있습니다. 각 셀은 전력뿐 아니라 배선 용이성과 수율에도 최적화됩니다.
전력 게이팅, 전압 도메인 및 후반 수정
전력 게이팅 및 다중 전압 설계용 Power Management Kit와 여러 전압 도메인용 레벨 시프터를 제공합니다. FEOL 레이어의 고정 패턴을 사용하는 ECO 키트로 최소한의 마스크 변경만으로 후반 레이아웃 수정을 수행합니다. LDO 레귤레이터와 밴드갭 기준 전압을 제공하는 전력 관리 IP와는 다릅니다.
구간별로 전원을 차단하는 메모리
SRAM에 전력 스위치가 내장되며 리텐션 스위치를 옵션으로 제공하므로 SoC에 직접 설계할 필요가 없습니다. 분할 전력 제어로 어레이의 일부를 독립적으로 끄고, 전환 램프 제어기로 다시 켤 때의 돌입 전류를 줄입니다.
저전압 동작
읽기 및 쓰기 보조 기능으로 공급 전압이 낮아져도 SRAM 동작을 유지합니다. 주변회로는 여러 문턱전압을 조합하여 PPA 목표를 달성하며, 단일 전원 옵션은 통합을 단순화합니다. 저전압 코너가 필요하면 셀과 메모리를 모두 해당 조건에 맞게 특성화할 수 있습니다.
SRAM 절전 모드
Nap, Retention, Nap + Retention 및 셧다운은 복귀 시간이 길어지는 대신 누설을 단계적으로 줄입니다. 셧다운에서 누설이 가장 낮지만 데이터는 손실됩니다. Nap 및 Retention 모드는 55 nm, 40 nm 및 그 이하에서 제공됩니다.
전력이 한계를 결정하는 설계
배터리 구동 및 에너지 하베스팅 설계
누설은 배터리 수명과 수확한 에너지로 부하를 감당할 수 있는지를 결정합니다.
IoT 및 웨어러블
하나의 배터리로 3~5년 동작하며 대부분의 시간을 절전 상태로 보내는 소자.
상시 동작 하위 시스템
전력 게이팅으로 칩의 나머지 부분을 꺼도 계속 동작하는 로직 및 메모리.
다중 전압 도메인 설계
각 블록은 필요한 전압으로 동작하며 경계에는 레벨 시프터, 블록별로는 전력 게이팅을 적용합니다.
공개된 누설 데이터 및 명시된 공정
Silvaco의 저전력 IP는 여러 고객의 테이프아웃 실적을 바탕으로 양산 중입니다.
0.28×
4Kx32 SRAM 인스턴스의 Nap + Retention 모드 대기 누설
650 + 150
일반 셀 및 저전력 또는 고속용 셀
5가지 Vt
대부분의 셀에서 트윈 또는 트리플 웰로 제공
1.2 V · 0.9 V
레벨 시프터로 연결되는 도메인
하이 시그마
VarMan XMA에서 실행하는 수율을 위한 변동 분석
| 모드 | 대기 모드 대비 누설 | 동작 복귀 |
|---|---|---|
| 대기 | 1× | 가장 빠름 |
| Nap | 0.65× | 약 1클록 사이클 |
| Retention | 0.54× | 주변회로 전원이 복구되는 동안 더 느림 |
| Nap + Retention | 0.28× | 주변회로 전원이 복구되는 동안 더 느림 |
| 셧다운 | 가장 낮음, 데이터 손실 | 가장 느림 |
4Kx32 인스턴스 기준 수치: 일반 공정 코너, 1.2 V, 25 °C.
카탈로그의 4개 라이브러리에는 코어 라이브러리, Power Management Kit 및 ECO 키트가 함께 제공됩니다.
| 부품 번호 | 파운드리 | 공정 | 전압(V) | 트랙 높이 | 라이브러리 |
|---|---|---|---|---|---|
| 70350 | GlobalFoundries | 28 nm SLP | 0.9 | 8T | CORE, PMK, ECO |
| 70353 | GlobalFoundries | 55 nm LPx | 0.9 | 7T | CORE, PMK, ECO |
| 70357 | TSMC | 110 nm LP | 1.2 | 7T | CORE, PMK, ECO |
| 70360 | TSMC | 180 nm LP | 1.8 | 7T | CORE, PMK, ECO |
PMK: Power Management Kit. 다른 공정을 사용하시나요? IP 전문가가 해당 공정에서 특성화된 제품을 안내합니다.
제품 소개서 · PDF
2026년 여름
IP 제품 선택 가이드
셀, SRAM, 누설 차트 및 4가지 셀 수준 전력 전략을 2페이지로 정리한 자료.
웨비나
2026년 여름
Silvaco 55LPx 파운데이션 IP 솔루션으로 극저전력 IoT 설계 구현
라이브러리 70353의 기반 공정인 GlobalFoundries 55LPx에서 Silvaco 저전력 셀과 메모리 컴파일러로 배터리 수명을 연장하는 방법을 설명합니다.
웨비나
2026년 여름
Silvaco 메모리 컴파일러를 활용한 초저전력 임베디드 메모리 설계 방법
IP 전문가와 노드 및 전력 목표 확인
IP 전문가와 노드 및 전력
목표 확인
전력 목표 미달은 실리콘에서 드러나며, 재제작은 지금 상담하는 것보다 훨씬 큰 비용이 듭니다.
파운드리, 노드 및 전력 예산을 IP 전문가에게 알려주세요. 해당 공정의
특성화 제품과 라이선스 방식을 안내받을 수 있습니다. 프런트엔드 및 LEF 키트를 포함한 30일 평가도 제공되므로
도입 전에 자체 설계에서 PPA 분석을
수행할 수 있습니다.
저전력 파운데이션 IP 관련 질문
IP 라이브러리를 저전력으로 만드는 요소는 무엇인가요?
여러 기법을 함께 적용합니다. 셀은 다양한 문턱전압과 웰 옵션으로 제공되고, 긴 채널 셀은 정적 전력을 줄이며, 세밀한 구동 강도로 합성 시 과도한 크기 선택을 방지합니다. 전력 게이팅은 유휴 블록을 끄고 레벨 시프터는 전압 도메인을 구분하며, SRAM의 Nap 및 Retention 모드는 누설을 줄입니다.
Power Management Kit란 무엇인가요?
Power Management Kit는 블록을 끄거나 여러 전원을 사용하는 설계용으로 라이브러리를 확장합니다. 전력 게이팅 셀과 1.2 V 및 0.9 V 도메인 간 레벨 시프터를 추가합니다. GlobalFoundries 28 nm 및 55 nm, TSMC 110 nm 및 180 nm의 4개 Silvaco 라이브러리에서 제공합니다. 레귤레이터는 별도의 전력 관리 IP 제품군에 속합니다.
ECO 키트란 무엇이며 언제 사용하나요?
프로젝트 후반에 기본 레이어가 확정된 이후 사용합니다. ECO 키트의 모든 셀은 하나의 고정된 FEOL 패턴을 공유하여 후반 설계 변경을 최소한의 마스크 변경으로 수행합니다. Power Management Kit를 제공하는 4개 Silvaco 라이브러리 모두 ECO 키트도 포함합니다.
읽기 및 쓰기 보조란 무엇인가요?
공급 전압이 낮아져도 SRAM 비트 셀이 안정적으로 읽고 쓰도록 하는 회로 기법입니다. 전력 절감의 상당 부분이 전압 저하에서 나오므로 중요합니다. Silvaco 저전력 SRAM은 두 기능을 모두 포함하며, 전력·성능·면적 목표에 맞춘 다중 문턱전압 주변회로를 제공합니다.
표준 셀 및 메모리 페이지와는 어떤 관계인가요?
저전력 파운데이션 IP는 두 카탈로그에서 전력을 우선하는 제품을 모은 구성입니다. Power Management Kit와 ECO 키트를 포함한 라이브러리 및 저누설 모드 SRAM을 다룹니다. 파운드리, 노드 또는 문턱전압으로 라이브러리를 선택하려면 표준 셀 선택기를, SRAM·레지스터 파일·ROM 컴파일러는 메모리 컴파일러 선택기를 사용하세요.
특성화 코너를 사용자 지정할 수 있나요?
예. 저전압 동작을 포함한 표준 셀 및 SRAM의 사용자 지정 특성화 코너를 제공하며, 요청 시 사용자 지정 PVT 특성화도 가능합니다. 라이선스 도입 전에 30일 평가 기간 동안 자체 설계에서 코너를 시험할 수도 있습니다.
관련 IP
표준 셀
라이브러리 선택기를 포함한 CORE, Power Management Kit 및 ECO 라이브러리
메모리 컴파일러
컴파일러 선택기를 포함한 SRAM, 레지스터 파일 및 ROM 컴파일러
파운데이션 IP
표준 셀, 메모리 컴파일러 및 인터페이스 IP
Design IP
MIPI 인터페이스부터 임베디드 프로세서까지 모든 Silvaco IP 제품군