Design IP
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP
Design IP: SoC 개발을 위한 실리콘 검증 반도체 IP 코어
Mixel MIPI PHY부터 표준 셀과 메모리 컴파일러까지 양산 실리콘에서 이미 동작하는 IP 코어를 라이선스로 도입하고, 엔지니어가 팀만의 고유한 개발에 집중하도록 하세요.
직접 개발하는 대신 IP 코어를 도입하는 이유
자체 설계하는 모든 블록에는 별도의 엔지니어링, 검증 및 파운드리 인증이 필요합니다. 그중
고객이 여러분의 칩을 선택하는 이유가 되는 블록은 많지 않습니다.
출시 기간
MIPI PHY나 메모리 컴파일러를 처음부터 개발하면 12~18개월이 걸립니다. Silvaco의 Production Ready Offerings(PRO IP)는 처음부터 설계 플로에 맞게 특성화되어 제공됩니다. 팀은 바로 시스템 수준 검증을 시작할 수 있습니다.
실리콘 위험 감소
시뮬레이션을 통과한 블록이 웨이퍼에서 실패하면 재제작이 필요합니다. 모든 PRO IP 제품은 둘 이상의 파운드리와 노드에서 이미 양산 실리콘으로 동작했습니다.
총소유비용
라이선스 비용은 눈에 보이는 부분입니다. 블록을 직접 개발하면 엔지니어, EDA 라이선스 및 파운드리 특성화 비용이 추가됩니다. 실리콘이 시뮬레이션과 다르면 재제작이 필요하고, 이후 각 공정 변형에 대한 유지관리도 필요합니다. PRO IP는 이러한 비용을 이미 한 차례 부담했습니다.
인터페이스, 메모리 또는 하위 시스템에 맞는 IP 찾기
노드 지원 범위는 제품군별로 다릅니다. Mixel PHY IP는 TSMC N2P까지, 파운데이션 IP는 22~180 nm를 지원합니다. 필요한 제품군에서 사용하는 공정을 확인하세요.
Mixel 인터페이스 IP
Mixel의 첫 MIPI PHY는 1998년으로 거슬러 올라가며, 2006년부터 MIPI Alliance 회원으로 활동해 왔습니다. 2025년 8월 Silvaco에 합류했으며 현재도 자체 이름으로 제품을 제공합니다.
파운데이션 및 시스템 IP
파운드리 공정별로 특성화된 라이브러리와 컴파일러, 그리고 이를 연결하는 로직용 합성 가능 코어를 제공합니다.
파운데이션 IP
하나의 고정 라이브러리에 맞추는 대신 설계에 필요한 트랙 높이와 Vt 조합을 선택하세요. 표준 셀은 28~180 nm, SRAM, ROM 및 레지스터 파일 컴파일러는 22~130 nm를 지원하며 모두 TSMC, GlobalFoundries 및 UMC에서 사용할 수 있습니다. 저전력 파운데이션 IP, GPIO 및 LVDS I/O가 제품군을 완성합니다.
AMBA IP 코어 및 하위 시스템
AXI, AHB 및 APB 컨트롤러와 이를 연결하는 버스 패브릭 및 브리지를 제공합니다. 사전 통합된 하위 시스템에는 IoT용 보안 하위 시스템도 포함됩니다. 합성 가능하므로 특정 노드에 종속되지 않습니다.
자동차 IP
스티어 바이 와이어 및 브레이크 바이 와이어 같은 ASIL-B 기능을 위한 FlexCAN, MultiCAN, LINFlex 및 FlexRay 컨트롤러.
I3C 인터페이스
적은 핀으로 높은 속도가 필요한 센서 버스용 I3C 코어입니다. 인밴드 인터럽트를 지원하고 저전력으로 동작하며 기존 I2C 소자를 같은 버스에서 유지합니다.
임베디드 프로세서
저전력 8비트 제어용 M8051EW와 32비트 ColdFire V1, V2 및 V4를 코어 또는 전체 프로세서 플랫폼으로 제공합니다.
전력 관리
정격 30 mA 및 250 mA의 두 LDO 레귤레이터는 출력을 0.45~0.9 V로 조정할 수 있습니다. 0.45 V 밴드갭 기준 전압이 구성을 완성합니다. 세 제품 모두 TSMC N3P에서 동작합니다.
기타 IP
IEEE 1149.7 TAP 컨트롤러: 두 핀을 통한 JTAG 디버깅과 더 짧은 스캔 시간.
IP 관리
라이선스로 도입한 IP, 자체 개발한 IP, 각 IP의 사용 위치를 추적하는 소프트웨어입니다.
IP Grid
IPVault는 IP를 카탈로그화하고 저장 및 배포하며 지원 티켓과 라이선스 기록도 함께 관리합니다. IPAudit는 특정 SoC 설계 내부에 어떤 IP가 있는지 알려줍니다.
Xena IP Management
IP의 사업 및 엔지니어링 정보를 하나의 기록으로 관리합니다. Xena는 전사 카탈로그를 유지하고 릴리스 버전을 고정하며 접근 권한을 라이선스 조건과 연결합니다.
파운드리 및 노드 확인
AMBA, I3C 및 자동차 네트워킹 컨트롤러는 선택한 노드로 합성할 수 있는 소프트 IP입니다. 하드 IP는
공정별로 특성화되므로 파운드리와 노드를 먼저 확인해야 합니다.
| 제품군 | 파운드리 | 공정 노드 |
|---|---|---|
| MIPI C-PHY/D-PHY 콤보 Mixed PHY IP | TSMC, STMicroelectronics | N5, N6, N7 및 16FFC를 포함한 TSMC N2P부터 65 nm까지 |
| MIPI D-PHY Mixed PHY IP | TSMC, GlobalFoundries, Samsung, UMC, Tower | GlobalFoundries 22FDX를 포함한 TSMC N7부터 TSMC 90LP까지 7~90 nm |
| MIPI C-PHY Mixed PHY IP | TSMC | 22 및 40 nm |
| MIPI M-PHY Mixed PHY IP | TSMC | 40 nm |
| LVDS/D-PHY 콤보 Mixed PHY IP | GlobalFoundries, TSMC, Tower | 22~65 nm |
| LVDS Mixed PHY IP | TSMC, UMC | 40 nm |
| 표준 셀 라이브러리 파운데이션 IP | TSMC, GlobalFoundries, UMC | 28~180 nm |
| 메모리 컴파일러 파운데이션 IP | TSMC, GlobalFoundries, UMC | 22~130 nm |
| 전력 관리 시스템 IP | TSMC | N3P |
노드가 목록에 없나요? IP 팀에 문의하세요. 메모리 컴파일러는 요청 시 사용자 지정 PVT 코너에 맞춰 특성화할 수 있습니다.
계약 전에 확인할 수 있는 사항
9개 파운드리, 12개 노드
동작하는 Mixel PHY 실리콘 보유
10억 개 이상
Silvaco 자동차 네트워킹 컨트롤러 탑재 제품 출하
ISO 11898-1 · ISO 26262
ISO 11898-1 CAN, ASIL-B 대응, ISO 26262 Part 8에 따른 Proven-in-Use
Liberty · LEF · GDSII
모든 PRO IP에 완전 특성화 및 DRC/LVS 검증을 통과한 인스턴스의 뷰 제공
ISO 9001
Silvaco의 인증된 품질 관리
고객 · Mixel MIPI PHY IP
2025년 11월
indie
indie는 자동차 안전 시스템용 레이더 프런트엔드 모듈과 MMIC를 설계합니다. 레이더 프로세서에는 Mixel의 ASIL-B MIPI D-PHY CSI-2 송신기 및 수신기가 사용되며, AEC-Q100 Grade 1 설계를 위한 안전 매뉴얼과 인증된 안전 문서가 함께 제공됩니다.
“레이더 포트폴리오를 확장하고 효율적이고 확장 가능한 ADAS 아키텍처 솔루션을 구현하려면 엄격한 자동차 요구사항을 지원할 수 있는 MIPI IP 공급업체가 필요했습니다. Mixel과의 오랜 파트너십과 풍부한 자동차 경험을 바탕으로 Mixel의 역량과 신뢰성을 확신했습니다.”
Peter Gulden, 레이더 시스템 및 소프트웨어 총괄 부사장, indie
고객
SURGE 2025
Silicon Creations
“IP 공급업체로서 최신 첨단 공정으로 설계를 효율적으로 포팅하고 변화하는 공정 요구사항에 적응할 수 있는 역량은 필수적입니다.”
Randy Caplan, CEO 겸 공동 창립자, Silicon Creations
카탈로그 · PDF
2026년 여름
PRO IP 제품 선택 가이드
MIPI PHY부터 소프트 IP까지 모든 PRO IP 부품 번호와 파운드리 및 노드, 시장별 응용 분야를 소개합니다.
보도자료
2026년 3월
Mixel MIPI PHY IP, PRO IP에 합류
D-PHY v3.5, C-PHY v2.1, M-PHY v4.1, 콤보 PHY 및 ASA Motion Link SerDes와 함께, 전체 Universal 구성보다 면적이 35%, 누설이 50% 적은 D-PHY RX+를 제공합니다.
보도자료
2026년 3월
TSMC N2P의 C-PHY/D-PHY 콤보 IP
TSMC N2P 공정에서 임베디드 클록 모드를 지원하는 MIPI D-PHY v3.6. Mixel MIPI PHY IP는 이제 10개 TSMC 노드에서 실리콘 실적을 보유합니다.
파운드리, 노드 및
블록 목록을 준비하세요
무엇을 어느 공정에서 개발하는지 IP 팀에 알려주세요. 해당 공정에서 이미
실리콘 실적을 보유한 블록과 라이선스 방식을 안내받을 수 있습니다.
반도체 IP 코어 관련 질문
반도체 IP란 무엇인가요?
반도체 IP는 이미 개발 및 검증된 설계 블록으로, 자체 개발하는 대신 SoC용 라이선스로 도입합니다. 대표적으로 MIPI PHY, SRAM 컴파일러, 표준 셀 라이브러리 및 AMBA 버스 컨트롤러가 있습니다. 검증된 IP 코어를 도입하면 엔지니어가 제품을 차별화하는 로직에 집중할 수 있습니다.
파운데이션 IP와 인터페이스 IP의 차이는 무엇인가요?
파운데이션 IP는 표준 셀, 메모리 컴파일러 및 범용 I/O로 칩의 물리적 기반을 구성하며 각각 특정 파운드리 공정에 맞게 특성화됩니다. 인터페이스 IP는 다이 안팎으로 데이터를 전달합니다. Silvaco 인터페이스 IP에는 Mixel MIPI PHY 및 SerDes와 I3C 코어가 포함됩니다. LVDS I/O는 두 범주에 모두 속합니다.
어떤 파운드리와 공정 노드를 지원하나요?
지원 범위는 제품군에 따라 다릅니다. Mixel PHY IP는 9개 파운드리와 12개 노드에서 실리콘 실적을 보유하며, C-PHY/D-PHY 콤보는 현재 TSMC N2P에서도 제공됩니다. 파운데이션 IP는 TSMC, GlobalFoundries 및 UMC 공정에서 동작하며 표준 셀은 28~180 nm, 메모리 컴파일러는 22~130 nm를 지원합니다. 소프트 IP는 합성 가능합니다.
IP 라이선스에는 어떤 산출물이 포함되나요?
완전 특성화되고 DRC 및 LVS 검증을 통과한 인스턴스를 플로에 맞는 Liberty, LEF 및 GDSII 형식으로 제공합니다. 메모리 컴파일러는 설정에 맞춰 각 인스턴스를 생성하며 요청 시 사용자 지정 PVT 특성화를 제공합니다. 자동차 프로그램에는 indie 사례처럼 Mixel의 기능 안전 문서와 안전 매뉴얼도 제공됩니다.
Silvaco IP는 실리콘에서 검증되었나요?
예. 여러 파운드리의 양산 실리콘 실적이 없는 제품은 PRO IP에 포함되지 않습니다. 자동차 네트워킹 컨트롤러는 10억 개 이상 출하되었으며 ISO 26262 Part 8에 따른 Proven-in-Use 상태를 갖추고 있습니다. Mixel 레이더 고객 indie는 AEC-Q100 Grade 1 설계에서 MIPI PHY를 사용합니다.
PRO IP는 무엇을 의미하나요?
Production Ready Offerings, 즉 PRO IP는 실리콘 실적과 완전한 특성화를 갖추고 즉시 라이선스로 도입할 수 있는 IP를 뜻하는 Silvaco의 명칭입니다. Mixel MIPI PHY, 표준 셀 라이브러리, 메모리 컴파일러, AMBA 및 I3C 코어, 자동차 네트워킹 컨트롤러를 포함합니다. PRO IP 제품 선택 가이드에 모든 부품 번호가 나와 있습니다.
관련 정보
MIPI IP
Mixel D-PHY, C-PHY 및 M-PHY 물리 계층 IP
파운데이션 IP
표준 셀, 메모리 컴파일러 및 I/O
AMBA
버스 컨트롤러, 패브릭 및 하위 시스템
AMBA
자동차 IP
I3C
센서 연결 코어
임베디드 프로세서
ColdFire 및 8051 코어
전력 관리
TSMC N3P의 LDO 레귤레이터 및 밴드갭 기준 전압
IP Grid
IPVault 및 IPAudit