Testimonials

ホーム > ソリューション > ファウンドリサービス ファウンドリサービス：PDK開発、ライブラリのキャラクタライズ、IPの適格性評価、ファウンドリ認証 お客様は、提供されるキット、ライブラリ、IPを通じてプロセスを評価します。Silvacoは、SPICEモデルから、Tower Semiconductor、X-FAB、UMCのファウンドリ認証を取得した物理検証まで、設計を可能にする環境を共同で構築し、その適格性を評価します。 技術専門家に相談 ドキュメントを読む お客様がプロセスで設計を始める前に必要なもの お客様のプロセスは、キットとして設計者に届けられます。設計者はPDKを開き、キャラクタライズ済みライブラリからセルを配置し、対象ノードで適格性評価済みのIPを組み込み、サインオフ時にルールデッキを実行します。どれか一つでも遅れたり誤りがあったりすると、シリコンを確認するよりもずっと前に気付かれます。 また、キットの整備に終わりはありません。新しいプロセスや稼働中のプロセスの変更ごとに、モデルの再抽出、ライブラリの再キャラクタライズ、デッキの再評価が必要です。この作業の担当者には、お客様のペースに対応し、基準を満たすことが求められます。お客様は、現在使用しているフローにそのまま組み込めることを期待しています。 プロセスの設計環境整備におけるSilvacoの役割 キットのすべてはモデルを基盤とするため、作業はそこから始まります。モデリングやライブラリのエンジニアが不足している場合は、Silvacoのエンジニアがその部分を担当できます。 入力 お客様のプロセス デバイス、レイヤー、設計ルール 01 Utmost IV 測定データまたはシミュレーションデータからSPICEモデルを抽出し、検証 02 Expert カスタム構築またはiPDKによる、PDKのレイアウト側 03 Gateway OpenAccessとiPDKに対応する回路図側 04 ライブラリのキャラクタライズ

ホーム > ソリューション > ワイヤレスとRF ワイヤレスとRF：RF半導体のデバイスシミュレーション、モデリング、レイアウト RF半導体は、実際の動作周波数で機能する必要があります。Silvacoは、RFデバイスシミュレーション、Sパラメータモデルのフィッティング、回路解析、任意角度のレイアウトを1つのフローで提供します。 技術専門家に相談 ドキュメントを読む 高周波では、小さな効果を無視できない 5G、Wi-Fi、IoTの接続需要は、デバイスメーカーに効率的な高周波部品の開発を求め続けています。窒化ガリウムHEMTとpHEMTは、その代表例です。これらはいずれもアンテナに隣接するRFフロントエンドで使用されます。 RF IC設計は、多くの市場よりもデバイス物理との関係が密接です。基板の寄生成分は小信号条件でも影響し、大信号駆動ではさらに重要になります。描画された形状が回路の一部として振る舞い、パッケージも独自の影響をもたらします。DCだけでフィッティングしたモデルでは、これらをすべて見逃す可能性があります。そのため、デバイス、モデル、回路、レイアウトを一体で開発し、それぞれを実際の周波数で評価する必要があります。 Silvacoの役割 単一デバイスの物理現象から始め、検証済みのイメージセンサーレイアウトまで進めます。フォトニックコンポーネントには、並行して専用の電磁界シミュレーションを行います。 お客様の入力 RFデバイスまたは回路 トランジスタ、基板、フロントエンドブロック 01 Victory Process GaN HEMTを含むRFデバイス構造を形成 02 Victory Device 小信号および大信号条件でシミュレーション 03 Utmost IV

ホーム > ソリューション > 車載半導体 車載半導体：パワートレイン、ディスプレイ、安全上重要なICの開発 すべての車載チップには、車両環境への耐久性とセーフティケースを裏付ける根拠が求められます。Silvacoは、パワートレイン、車室内ディスプレイ、安全上重要なSoCに向けたデバイスシミュレーションと車載IPを提供します。 技術専門家に相談 ドキュメントを見る 車両がチップに求めるもの 車載半導体の技術課題は、通常は別々のチームが担当する3つの領域に分かれます。電気自動車・ハイブリッド車の駆動系における電力変換、車室内のディスプレイ、そしてCAN、LIN、FlexRayで相互通信しながら車両のその他の機能を担うSoCと制御ユニットです。 携帯電話のチップは平均的な条件に合わせて調整できますが、車載チップは最悪条件で評価されます。部品は車両の寿命を通じて、熱や電気的故障に耐え、動作し続ける必要があります。安全に関わる機能には、ASIL AからASIL Dに分類されるISO 26262に基づく論証も必要です。そのため、デバイスのシミュレーション方法や、IPサプライヤーが提供すべき証拠が変わります。 車両開発に向けた3つのアプローチ 開発する部品から始めてください。デバイスシミュレーションとIPを同じベンダーが提供するため、3領域すべてにまたがるプロジェクトでも、認定するサプライヤーは1社で済みます。 パワートレイン SiC、GaN、シリコンの駆動系デバイスを、プロセス構想からSPICEモデルまで開発します。TCADパワーデバイスフローは、回路チームが使用できるモデルを提供します。 Victory Process：2D・3D仮想製造 Victory Device：電気・熱・信頼性シミュレーション Utmost IV：SPICEモデル抽出 SmartSpice：回路検証 パワーデバイス 車室内ディスプレイ ダッシュボードや車室内向けのOLED、TFT、LCD、microLEDパネルを開発します。デバイス物理、回路シミュレーション、抽出を1つのディスプレイフローで実行できます。 Victory

ホーム > ソリューション > フォトニクスとオプトエレクトロニクス フォトニクスとオプトエレクトロニクス：イメージセンサー、太陽電池、レーザー、シリコンフォトニクス カメラの画素からシリコンフォトニクスのレーザーまで、あらゆる光デバイスでは光と電荷を一体として設計する必要があります。Silvacoは両者を1回の連成解析でシミュレーションし、試作費用をかける前にデバイスを確定できるようにします。 技術専門家に相談 光シミュレーションの概要を読む オプトエレクトロニクス市場に共通する課題 オプトエレクトロニクスデバイスは、光を取り込むか、放出します。イメージセンサー、CCD、太陽電池は光を吸収し、レーザーとLEDは光を放出します。CMOSイメージセンサーは4つの市場の中で最大であり、スマートフォンのカメラに牽引され、高性能・科学用イメージングにも広がっています。太陽電池は再生可能エネルギーへの需要に応えます。また、シリコンフォトニクスのレーザーと導波路は、主に光ファイバーでデータを伝送するために用いられます。 共通点は、難しさの原因でもあります。光学設計を終えてから電子回路設計を始めることはできません。画素は、電池駆動で、多くの場合3Dパッケージ化された部品の内部で、非常に高い感度で光を捉える必要があります。そこでは熱、IRドロップ、エレクトロマイグレーションが同じマージンを消費します。レーザーの成否は光モードに左右されます。半導体メーカーはこの課題にシミュレーションで取り組んでいます。ProMOSは2025年にシリコンフォトニクスデバイスの開発向けにVictory TCADを選定し、Teledyne e2vはCMOSイメージセンサー向けのVictory TCADの利用を拡大しました。 Silvacoの役割 単一デバイスの物理現象から始め、検証済みのイメージセンサーレイアウトまで進めます。フォトニックコンポーネントには、並行して専用の電磁界シミュレーションを行います。 入力 お客様の光デバイス 画素、太陽電池、レーザー、導波路 01 Victory Process 実際のプロセスと同じようにデバイス構造を形成 02 Victory Device レーザー共振器モードを含め、光学的挙動と電気的挙動を連成解析 03 Utmost

ホーム > ソリューション > パワーデバイス パワー半導体デバイス：TCADによるSiC MOSFET、GaN、シリコンの開発 新しいパワーデバイスには、ウェーハ投入前の検証が必要です。Silvaco TCADは、プロセス構想からSPICEモデルまで、SiC MOSFET、GaN HEMT、シリコンIGBTの検証を支援します。 技術専門家に相談 ドキュメントを読む パワー半導体チームが直面する課題 炭化ケイ素と窒化ガリウムは、シリコンだけでは達成できない領域へパワーエレクトロニクスを進化させています。車載、5G、産業、民生、高性能コンピューティング、航空宇宙・防衛の設計で活用されています。現在、ワイドバンドギャップデバイスが機能するかどうかが未解決の問いになることはまれです。課題は、プロセス構想から回路設計者が信頼できるコンパクトモデルまで、いかに迅速に到達するかです。 ウェーハごとにそれを確かめるのは、時間も費用もかかります。シミュレーションは、ファブでの試作に先立って知見を得られるようにします。画面上でレシピ、構造、バイアスを変更し、デバイスの挙動を確認します。量産までに必要な試作を減らせます。新しいSiC MOSFETでは、これが推測と確かな答えの違いになります。 フローにおけるSilvacoの役割 プロセス、デバイス、モデル、回路、レイアウト。すべてを実行することも、チームに不足するステップだけを組み込むこともできます。アプリケーションエンジニアが、必要に応じてモデル、フロー、ツールチェーンをお客様の技術に適合させます。 入力 プロセス構想 レシピ、デバイス構造、目標定格 01 Victory Process 2Dまたは3Dでデバイスを仮想的に形成 02 Victory Mesh 大規模なパワーデバイス構造のメッシュを効率的に生成

ホーム > ソリューション > ロジックとメモリ ロジック・メモリ半導体ソリューション：先進CMOSとメモリのためのTCADと設計 メモリ半導体の開発では、シリコンで初めて見つかる不具合への対応は大きな負担となります。Silvacoなら、ウェーハを投入する前に3D構造をモデル化し、メモリ全体の歩留まりを検証できます。 評価を申し込む ドキュメントを見る シグマで評価する歩留まり要件を伴う3Dの課題 先進CMOSやメモリの開発では、プロセスを確定してからデバイスを設計することはできません。FinFET、GAAナノシート、3D NANDスタックは3D構造であり、各エッチングと成膜工程が電気的な挙動を決定します。2Dで簡略化すると、新しいノードの成否を左右する効果そのものが失われます。 もう1つの課題はばらつきです。アレイ内の各ビットセルは同じセルの複製であるため、10億分の1の故障率でも歩留まり低下につながります。1つのセルや一部分をシミュレーションして外挿するだけでは、推測にとどまります。同じ問題がはるかに高いコストでシリコンに現れる前に、メモリ全体を把握する必要があります。 フローにおけるSilvacoの役割 3D構造から始め、メモリ全体の歩留まりまで評価します。課題が単一デバイスの範囲を超える場合、FTCOがファブレベルに展開します。 入力 プロセスとビットセル レシピ、3D構造、セル設計 01 Victory Process プロセスレシピをFinFET、GAA、メモリスタックの3D構造に変換 02 Victory Device RRAMのスイッチングを含め、各構造の電気的挙動をシミュレーション 03 VarMan ビットセルのまれな故障を検出 04

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > 車載IP > 車載コントローラ 車載ネットワーク ゾーン型車載ネットワークの各リンクには役割があり、その役割によってバスを選択します。Silvacoの車載ネットワークIPは、高スループット通信向けのCAN FD、ゲートウェイ向けのMultiCAN、決定論的制御向けのFlexRay、低コストの末端向けのLINという4つをカバーします。CANコントローラはISO 11898-1に準拠しています。4つすべてがISO 26262に基づく機能安全への対応準備を備え、10億個を超える出荷実績があります。 車載ネットワークIPのデータシートを依頼 IPカタログをダウンロード リンクに合ったコントローラを選択 車載ネットワークは、各リンクが運ぶ情報に応じてバスを組み合わせます。品番ではなく、そこから検討を始めてください。 FlexCANによる高スループットCAN通信 1つのコントローラでCAN 2.0BとCAN FDに対応し、CAN FDフレームでは最大8 Mbit/s、64バイトペイロードを実現します。アイドル状態のノードは、バスがアクティブになるか一致するフレームが到着するまで、低消費電力モードでスリープします。 MultiCANによるCANバス間のゲートウェイ 1つのコントローラに最大6つのCAN 2.0Bノードを備え、それぞれ最大1

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > 車載IP > 車載コントローラ 車載コントローラ Silvacoの車載コントローラは、SoCをCAN、CAN FD、FlexRay、LINのネットワークに接続します。4つすべてに量産実績があるため、評価は約束ではなく実績に基づいて開始できます。 データシートと安全文書を依頼 機能安全の説明を予約 ネットワークに合ったコントローラを選択 3つのネットワークに4つの車載コントローラを提供します。CANには2つあります。 CANとCAN FD FlexCANは、最大64バイトのCAN FDフレームを最大8 Mbit/sで伝送します。MultiCANは複数のCANチャネルが必要なチップ向けで、1つのブロックに最大6つのCAN 2.0Bノードを備えます。Twin CANと、スケジュールに従った通信が必要な場合のTTCANに対応します。 FlexRay FlexRayコントローラは、AHB経由でFlexRay 2.1に対応します。単一チャネルで10 Mbit/sを提供します。2つ目のチャネルを追加して20

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > 低消費電力ファウンデーションIP 低消費電力ファウンデーションIP：エネルギー効率の高い設計向けの標準セルとメモリ バッテリー駆動や常時動作のチップを開発するASIC・SoCチーム向けの低消費電力ファウンデーションIP。低消費電力標準セルライブラリ、電源管理キットとECOキット、低リークSRAMを、消費電力の予算に合わせて調整します。 IPの専門家に相談 低消費電力IPの製品概要をダウンロード 目標に合わせて調整する低消費電力標準セルとSRAM ウェアラブルとアクセラレータでは電力予算が異なるため、1つの設定では両方に対応できません。セルとメモリに必要な手法を組み合わせることで、省電力効果を積み上げられます。 しきい値、ウェル、セルの選択 約650の標準セルに加え、低消費電力または高速動作向けに開発された150超のセルを提供します。大部分は5種類のしきい値電圧と、ツインウェルまたはトリプルウェルのバージョンを備えます。細かな駆動強度の段階と、マルチビット・マルチハイトセルにより、合成時に過大なセルではなく適切なサイズを選択できます。各セルは、電力だけでなく配線性と歩留まりについても最適化されています。 パワーゲーティング、電圧ドメイン、設計後期の修正 Power Management Kitは、パワーゲーティングとマルチ電圧設計に対応し、複数の電圧ドメイン用のレベルシフタを備えます。ECOキットは、前工程層の固定パターンを使用し、設計後期のレイアウト変更を最小限のマスク変更で実現します。これは、LDOレギュレータとバンドギャップリファレンスを提供する電源管理IPとは異なります。 セグメント単位で電源を切るメモリ SRAMにはパワースイッチが内蔵され、リテンションスイッチもオプションで提供されるため、SoC側で設計する必要がありません。分割された電源制御により、アレイの一部を独立して停止でき、復帰時には遷移ランプコントローラが突入電流を抑えます。 低電圧動作 読み出し・書き込みアシストにより、電源電圧が低下してもSRAMの動作を維持します。周辺回路では複数のしきい値電圧を組み合わせてPPA目標を達成し、単一電源オプションによって統合を簡素化できます。低電圧コーナーが必要な場合、セルとメモリの両方をその条件でキャラクタライズできます。 SRAMのスリープモード Nap、Retention、Nap

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > インターフェースIP インターフェースIP：汎用I/Oと高速LVDS SoCのI/Oリング向けのSilvacoインターフェースIP。汎用I/Oライブラリと、シリコンで実証された2 GbpsのLVDSトランシーバを提供し、統合フローに入る前に検証されています。 IPの専門家に相談 LVDS I/Oの製品概要をダウンロード ライブラリの内容 ほとんどのピンには汎用I/Oが適しています。高速なピンや、特定の規格に従うピンには、より専用の機能が必要です。 LVDS高速I/O 最大1 GHz、2 Gbpsの差動リンク向けの送信器と受信器のペアです。プログラム可能なプリエンファシスと内蔵PVT補償を備え、RXとTXの両方でコモンモードに対応したオンチップ終端により、チップ外に終端抵抗を配置する必要がありません。シリコンで実証済みでDFTに対応し、2 kV HBMのESD耐性を備えています。 汎用I/O その他のピン向けの汎用GPIO IPです。駆動強度とスルーレートを設定できます。セルにはシュミットトリガとESD保護が内蔵され、SSOノイズ解析の文書も提供されます。 特殊I/O

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > スタンダードセル スタンダードセルライブラリIP：CORE、Power Management、ECO Kit Silvacoの各スタンダードセルライブラリは、指定された1つのファウンドリプロセスに対してキャラクタライズされています。その後の調整も可能なため、SoCチームは当社の設定をそのまま採用するのではなく、電力、速度、面積のトレードオフを自ら設定できます。 IPの専門家に相談 IPカタログをダウンロード 各ライブラリで利用できる要素 設計に適したキット、しきい値、セル高さを選択します。そのうえで、適合しない部分を変更できます。 ライブラリの種類 ロジック向けのCOREライブラリ、パワーゲーティングとマルチ電圧設計向けのPower Management Kit（PMK）、そして固定されたフロントエンドパターンを採用し、最小限のマスク変更で設計後期のレイアウト変更に対応するECO Kitを提供します。構成可能なアーキテクチャにより、各ライブラリを対象プロセスに適合させます。LDOレギュレータやバンドギャップリファレンスを提供する電源管理IPとは異なります。 Vtオプション RVT、LVT、HVT、ELVTのうち、ライブラリごとに最大4種類のしきい値を利用できます。クリティカルパスには低Vtセルを配置し、速度よりリークの削減を重視する箇所には高Vtセルを配置します。 トラック高さ ライブラリに応じて7T、8T、10T、12Tに対応します。背の低いセルは1平方ミリメートル当たりにより多くのロジックを配置できます。背の高いセルは、より大きなトランジスタと強い駆動能力を確保する余地があります。 ファウンドリ対応

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > IP管理 IP管理ソフトウェア：XenaとIP Grid 半導体メーカーとIPベンダ向けのIP管理ソフトウェアです。保有するIP、各設計で使用するバージョン、適用されるライセンスを把握できます。 IPの専門家に相談 IP Gridの概要をダウンロード IP Grid：設計を監査し、IPを管理 2つのアプリケーションが1つのサーバフレームワークを共有します。IPAuditはSoCに実際に含まれるIPを確認し、IPVaultはIPの取得者と許可される操作を管理します。 IPAudit™ あらゆるSoC設計内のソフトIPを検出し、継続的な監視または必要時のチェックによってテープアウトまで追跡します。SoC監査、IP登録、ハードウェアとソフトウェアの検証、使用状況分析をコマンドラインからスクリプトで実行でき、API経由で操作することもできます。 IPVault™ IPをカタログ化、保管、配布し、社内チームと顧客のいずれからの要求であっても、すべてのアクセスを追跡します。チケット、通知、ライセンス記録を、関連するIPとともに管理します。 導入 単独で運用することも、業界標準インターフェースを介して既存のフローや業務プロセスに接続することもできます。データモデルに直接アクセスして独自のレポートを作成でき、組織の成長に応じてシステムを拡張できます。 ガバナンス 単一のカタログ全体に対してフィルタと全文検索を利用でき、各IP項目にバージョンとライフサイクル状態を記録します。ロールベースの権限により、各資産を閲覧できるユーザーと、許可される操作を決定します。 XenaのIP管理：ビジネスとエンジニアリングを1つの記録に統合 Xena®は、単一のデータモデルで半導体IPの両側面を管理します。IPを販売する場合は、提供とサポートを行うプラットフォームとして機能します。IPを開発または購入する場合は、サプライヤからライセンスを取得したすべてのIPとともに、社内IPを追跡・管理します。 エンタープライズIPカタログ