ロジックとメモリ
シグマで評価する歩留まり要件を伴う3Dの課題
先進CMOSやメモリの開発では、プロセスを確定してからデバイスを設計することはできません。FinFET、GAAナノシート、3D NANDスタックは3D構造であり、各エッチングと成膜工程が電気的な挙動を決定します。2Dで簡略化すると、新しいノードの成否を左右する効果そのものが失われます。
もう1つの課題はばらつきです。アレイ内の各ビットセルは同じセルの複製であるため、10億分の1の故障率でも歩留まり低下につながります。1つのセルや一部分をシミュレーションして外挿するだけでは、推測にとどまります。同じ問題がはるかに高いコストでシリコンに現れる前に、メモリ全体を把握する必要があります。
フローにおけるSilvacoの役割
3D構造から始め、メモリ全体の歩留まりまで評価します。
課題が単一デバイスの範囲を超える場合、FTCOがファブレベルに展開します。
入力
プロセスとビットセル
レシピ、3D構造、セル設計
対応するメモリ半導体およびロジック
技術
セル単位からアレイ全体まで、Silvacoがモデル化する対象。
メモリ
DRAM、3D NAND、フラッシュ、HBMに加え、抵抗変化型RAM（RRAM）などの新しいメモリ。
Victory Processのエッチングモデルは深孔を形成し、実際のエッチングで生じるボーイングやねじれを再現します。Victory DeviceのReRAMモデルは、セル内のスイッチングの物理現象を捉えます。
ロジック
プレーナ型および先進CMOS、FinFET、ゲートオールアラウンド型ナノシートFET（GAAFET）。
幾何学的エッチングモデルでフィンの形状を生成し、Victory Deviceで完成したトランジスタを3Dシミュレーションします。設計面では、Silvacoのスタンダードセルとメモリコンパイラは、そのまま使用するだけでなく、お客様のチップに合わせて調整できるように構築されています。
歩留まりとばらつき
一部のビットセルでは、7シグマ以上での検証が必要です。VarManは、総当たりのMonte Carloに対して最大30Xの速度でそれを実現します。
VarMan XMAは、基準となるゴールデンSPICEシミュレータでメモリ全体を実行し、そのすべてから歩留まりを推定します。サンプリングした一部分や、単一のクリティカルパスだけには依存しません。
アレイ規模での検証
SRAMアレイがフルSPICEで扱える規模を超えても、SmartSpice Proでシミュレーションできます。
SmartDRC/LVSはメモリ設計の物理検証を実行し、Jivaro Proはレイアウト後の寄生成分を削減することで、高密度アレイのサインオフシミュレーションを実行可能にします。
用途
メモリとロジックのチームがSilvacoを活用する業務。
3D NANDとDRAMのプロセス・デバイス開発
ウェーハを投入する前に深孔エッチングと3Dスタックをモデル化
SRAMアレイの歩留まりと高シグマ解析
アレイ全体の歩留まりを決める、まれな故障を検出
FinFETおよびGAAFETデバイスの探索
プロセスを確定する前に、フィンとナノシートの選択肢を3Dで比較
新しいメモリの研究
スイッチングの物理現象から抵抗変化型RAMを開発
メモリメーカーと研究グループの実績
Micron、Nanya、PSMCは、量産中でも特に難しいプロセスノードにおいて、サインオフに採用されるSilvacoの検証に関する複数年契約を締結しています。SK Hynixは、Jivaro-Pro-DXの処理容量と性能の向上を活用してHBM4Eのサインオフを完了しました。
お客様
2022年2月
Micron Technology
メモリとストレージ向けのFTCOデジタルツインモデルを共同開発するため、Silvacoとの提携を拡大しました。また、FTCOの開発に$5.0 millionを投資しました。
「SilvacoのAIおよびデジタルツインソリューションにより、メモリとストレージにおける画期的な進歩を加速できています。」
Dr. Gurtej Sandhu、プリンシパルフェロー兼バイスプレジデント、Micron Technology
研究パートナー
2022年2月
CEA-Leti
超低消費電力256 Kb SRAMでVarMan XMAを実行し、故障の検出と歩留まりの推定を行いました。STMicroelectronicsの28 nm UT-FDSOIダイの実測値で予測を検証しました。
お客様の導入事例
2022年2月
Mobile Semiconductor
メモリIPのキャラクタライズにSmartSpiceとSmartViewを導入しました。単一の22 nmノードで56,000回のSPICE実行が必要でしたが、移行後にキャラクタライズ時間が50%改善しました。
講演 · SURGE 2026
2022年2月
Silvaco Victoryツールによる先端ロジックFinFET／ナノシートのシミュレーション
浙江大学のZhenhua Wu教授が、VictoryツールによるFinFETおよび3 nm以降の微細化を担うGAAナノシートのモデル化を紹介します。
ウェビナー · 新しいメモリ
2022年2月
Victory TCADソリューションによる抵抗変化型RAMのスイッチング解析
Victory DeviceのChemistry Moduleに基づくReRAMモデルが、フラッシュの微細化限界を超えるメモリに向けて、OXRAMとCBRAMのスイッチングをどのように説明するかを紹介します。
ウェビナー · FinFETとメモリ
2022年2月
Victory TCADソリューションを用いてFinFET・メモリ用途で実験のエッチング形状を効率的かつ正確に再現する方法
ボーイングとねじれを含む、フィンおよび3D NANDの実測形状に適合させた幾何学的エッチングモデル。
ロジックとメモリの詳細
ウェビナー · 2025
2022年2月
3DシリコンシミュレーションへのSilvaco TCADの活用
ウェビナー · 2018
2022年2月
VarManによるメモリ統計的キャラクタライズソリューション
記事 · 2015
2022年2月
先進NANDフラッシュメモリの深孔エッチングシミュレーション
製品概要
2022年2月
VarMan XMAオプション – フルチップメモリ歩留まり解析ツール
新しいノードやメモリスタックを開発していますか。
対象と、どの工程が障害になっているかを当社のエンジニアにお知らせください。お客様の構造やメモリに近い例を使い、
何が変わるかをご説明します。
メモリ・ロジックチームからの質問
メモリ開発におけるTCADとは何ですか。
メモリ開発のTCADは、ウェーハを投入する前に、メモリデバイスの形成過程と挙動をシミュレーションします。Victory Processは、深孔エッチングとその非理想形状を含め、3Dで構造を段階的に形成します。その後、Victory Deviceが、RRAMの抵抗スイッチングを含む電気的挙動をシミュレーションします。
1つのセルだけではメモリアレイの適格性を評価できないのはなぜですか。
ニューラルネットワーク（教師あり、フィードフォワード、非線形活性化）、ガウス過程回帰、決定木とフォレスト、古典的な多変量統計という4系統の手法を利用します。感度解析にはSobol指数または決定フォレストを使用します。オプティマイザは、Levenberg-Marquardt法やHooke-Jeeves法などの局所手法から、遺伝的アルゴリズムや差分進化法などの大域的手法まで対応します。
Silvacoはどのメモリ技術に対応していますか。
実行にも、工場レベルの業務にも必要ありません。Victory Analyticsは、シミュレーション工程なしで、生産データと測定データを単独で解析できます。TCADシミュレーション出力を追加すると、物理と製造データの両方から同時にモデルを学習できます。
高シグマ歩留まり解析とは何ですか。また、いつ必要ですか。
はい。工場レベルの用途である異常検出・分類と統計的プロセス制御は、生産データを直接扱います。FTCO内では、Victory Analyticsがシミュレーションデータと製造データを組み合わせて学習するため、得られるデジタルツインには物理と実際の製造ラインの結果がともに反映されます。
先進ロジックノードに対応するツールはどれですか。
複数の出力を同時に最適化する方法です。各出力について理想値への近さをスコア化し、それらを1つの望ましさ指数にまとめます。これにより、手作業でトレードオフに順位を付ける代わりに、オプティマイザは単一の数値を最大化できます。
SilvacoのツールはファウンドリのPDKフローと併用できますか。
はい。データの読み込み、学習、スコア評価、最適化まで、ワークフロー全体に対応するPythonインターフェースを利用できます。スクリプト化はFTCO業務で効果を発揮します。モデルがデジタルツインとして使えるようになるまで、学習、次の実験群の実行、再学習を繰り返します。
関連情報
TCAD
プロセス・デバイスシミュレーションからSPICEモデル抽出まで
VarMan
セルごとのばらつきとまれな故障の解析
VarMan XMA
ゴールデンSPICEによるメモリ全体の歩留まり評価
SmartSpice Pro
大規模SRAMアレイ向けの高速回路シミュレーション