Jamal Smith

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 低功耗基础 IP 低功耗基础 IP：面向高能效设计的标准单元和存储器 面向开发电池供电和常开芯片的 ASIC 与 SoC 团队的低功耗基础 IP：低功耗标准单元库、电源管理和 ECO 套件，以及低漏电 SRAM，均按您的功耗预算优化。 咨询 IP 专家 下载低功耗

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 接口 IP 接口 IP：通用 I/O 和高速 LVDS 面向 SoC I/O 环的 Silvaco 接口 IP：通用 I/O 库和经过硅验证的 2

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 标准单元 标准单元库 IP：CORE、电源管理和 ECO 套件 每个 Silvaco 标准单元库均针对一种指定晶圆代工工艺完成特性表征。随后仍可进行调节，让您的 SoC 团队自行确定功耗、速度和面积之间的折衷，而非沿用我们的选择。 咨询 IP 专家 下载 IP 目录 各库提供的设计资源

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > IP 管理 IP 管理软件：Xena 和 IP Grid 面向芯片制造商和 IP 供应商的 IP 管理软件，让您掌握所持有的 IP、各设计使用的版本，以及相应的授权归属。 咨询 IP 专家 下载 IP Grid 概览

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > ROM 编译器 ROM 编译器 Silvaco 的 ROM 编译器按您的 SoC 所需容量和列复用配置，生成通孔编程嵌入式 ROM IP，存储阵列漏电为零。 咨询 IP 专家

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > 寄存器文件编译器 1 端口和 2 端口寄存器文件编译器 Silvaco 寄存器文件编译器按您的字数、位宽和列复用配置生成 1 端口和 2 端口寄存器文件 IP，面向希望通过授权获取小型片上存储器、而非自行设计的 SoC 团队。 咨询

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 > SRAM 编译器 单端口和双端口 SRAM 编译器 Silvaco 的 SRAM 编译器为 SoC 团队提供单端口和双端口嵌入式 SRAM IP，可在指定的 TSMC、GlobalFoundries 和

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 基础 IP > 存储器编译器 嵌入式存储器编译器：SRAM、寄存器文件和 ROM Silvaco 存储器编译器可生成适配您的 SoC 的 SRAM、寄存器文件和 ROM 实例，面向希望配置片上存储器、而非围绕目录中的固定产品开展设计的团队。 咨询 IP 专家 下载 IP 目录 先选择存储器类型，再进行配置

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 可测试性 > D-PHY RX+ Mixel D-PHY RX+：具备全速环回测试的 D-PHY 接收器 D-PHY RX+ 是内置简化发射器的 MIPI D-PHY 接收器，使您的 SoC 摄像头或显示输入能够在生产线上以全速测试，并在现场再次测试。 咨询 IP 专家

首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > 可测试性 > D-PHY TX+ Mixel D-PHY TX+：具备全速环回测试的 D-PHY 发射器 D-PHY TX+ 将 Mixel 的 MIPI D-PHY 发射器与其专用接收器配对，因此当您的 SoC 驱动摄像头或显示链路时，可在测试仪上以全速验证发射端，并在现场再次验证。 咨询