홈 > 회사 > SURGE > SURGE 북미 2023 온라인 행사

종료된 행사

SURGE 북미 2023 온라인 행사

북미 · 2023년 10월 26일 목요일 · 온라인 행사

한눈에 보기

2023년 10월 26일

날짜

북미

지역

온라인

진행 방식

19

3개 트랙의 세션

행사 소개

SURGE 북미 2023은 10월 26일 2023년 행사의 시작을 알렸습니다. 여섯 지역별 행사 중 첫 번째였으며, 한 지역을 제외한 모든 행사가 온라인으로 개최되었습니다. 19개 발표 중 세 개는 STMicroelectronics가 진행했습니다. Micron, Tower Semiconductor, Kepler Computing, Aril과 CEA-Leti, Ferdinand-Braun-Institut, Purdue, TU Wien에서도 연사가 참여했습니다.

SURGE는 Silvaco 사용자 행사입니다. 이번 TCAD 트랙은 두 주제에 중점을 두어 메모리 소자에 관한 발표 네 개와 GaN 및 SiC 전력 소자에 관한 발표 세 개를 제공했습니다.

트랙

프로그램

SURGE 북미 2023의 19개 세션은 모두 Silvaco 지원 사이트에서
녹화 영상을 다운로드할 수 있습니다. 다운로드하려면 지원 계정으로 로그인해야 합니다. 계정이 없으면
기업, 대학 또는 정부 기관 도메인의 이메일 주소로 먼저 등록하십시오.

일반 세션

환영사 및 소개

Babak Taheri 박사 – CEO 겸 이사회 멤버 – Silvaco, Inc.

2018년 10월 최고기술책임자 겸 제품 담당 수석 부사장으로 Silvaco에 합류했으며, 2019년 8월 CEO가 되었습니다. 2021년 9월부터 11월을 제외하고 현재까지 CEO를 맡고 있으며 이사회 멤버로도 활동합니다. 이전에는 자문 회사 Integrated Biosensing Technologies의 CEO 겸 사장이었습니다. UC Davis에서 의공학 박사 학위를 취득했으며 이 대학 전기공학과 자문위원회 의장을 맡고 있습니다.

머신러닝: EDA의 새로운 혁명

Patrick Groeneveld 박사

기능 설명에서 마스크 패턴에 도달하기까지는 긴 알고리즘 체인이 필요합니다. 일부는 수치 솔버이고, 다른 일부는 효과가 입증되어 계속 사용되는 휴리스틱입니다. 각 알고리즘에는 면적과 속도의 균형을 정하는 상대 비용처럼 수동으로 조정하는 파라미터가 있습니다. 일부 최신 도구는 플로를 반복 실행하고 PPA 결과에서 기울기를 추출하여 머신러닝이 설계별 파라미터 집합을 찾도록 합니다. 현재 연구는 배치와 배선에서 ML이 핵심을 이루는 도구를 목표로 합니다. Groeneveld 박사는 EDA에서 ML의 현황과 향후 10년간 가져올 수 있는 변화를 살펴봅니다.

rnment 이메일.
Stanford 전기공학과 강사로서 Cerebras, Synopsys, Cadence, Magma에서 경력을 쌓았습니다. Magma의 최고기술전문가로 RTL-to-GDS2 합성 제품 개발에 참여했으며 Eindhoven에서 전기공학 정교수를 역임했습니다. Design Automation Conference 집행위원회의 재무 담당 의장입니다. Delft University of Technology에서 석사 및 박사 학위를 취득했습니다.

반도체 제조 공정의 시뮬레이션 및 최적화를 위한 “디지털 트윈” TCAD 모델

Patrick Groeneveld 박사

TCAD는 소자의 제조 과정과 동작을 모델링하며 새로운 반도체 기술 도입에 필수적인 도구가 되었습니다. 모델의 정확도가 제조 공정 자체의 디지털 트윈으로 활용할 수 있는 수준에 도달했습니다. 이를 통해 두 가지 활용이 가능합니다. 생산 전에는 기술을 가상으로 개발하여 물리적 실험을 줄이고 목표 수율에 더 빨리 도달합니다. 생산 중에는 동일한 트윈으로 팹 공정을 조정하고 변동을 추적하며 이상 동작을 탐지합니다. Camposano 박사는 이러한 방식의 TCAD 사례를 소개합니다.

2022년 2월부터 Silvaco의 CTO를 맡고 있습니다. 1994년부터 2007년까지 Synopsys에서 CTO를 비롯한 직책을 역임했습니다. 이후 Nimbic과 Sage Design Automation의 CEO로 활동했으며 두 회사는 각각 Mentor Graphics와 Applied Materials에 인수되었습니다. Stanford에서 EDA와 머신러닝 하드웨어를 강의하며 1999년부터 IEEE Fellow로 활동하고 있습니다.

TCAD 트랙

TCAD 시뮬레이션 업데이트

Eric Guichard 박사, 수석 부사장 겸 TCAD 사업부 총괄 책임자, Silvaco, Inc.

TCAD 부문을 이끄는 임원이 Silvaco Victory TCAD 시뮬레이터의 현황을 소개합니다. 제품 자체, 새로운 소자군을 개발할 때 TCAD가 수행하는 역할, TCAD 개발 방향을 다룹니다.

1995년 프랑스 자회사 Silvaco SA에서 애플리케이션 엔지니어링 등의 업무로 Silvaco 경력을 시작했습니다. 2008년 애플리케이션 부사장이 되었으며 2012년 11월부터 Silvaco TCAD 업무를 이끌고 있습니다. Grenoble INP에서 재료과학 석사와 반도체 물리학 박사 학위를 취득했습니다.

제품: TCAD

표면 점 결함이 단락 현상에 미치는 영향

Salvatore Cascino, SiC R&D 엔지니어, STMicroelectronics

스위칭은 전력 소자에 비정상적인 과부하를 일으킬 수 있으며, 일부 응용에서는 단락 및 UIS 시험을 통해 소자가 견뎌야 하는 스트레스 수준을 규정합니다. 혼합 모드 회로 시뮬레이션은 이러한 사건을 재현합니다. 실험에 맞춰 파라미터를 조정하면 동적 단계의 전기열 거동을 예측할 수 있습니다. STMicroelectronics는 Silvaco TCAD를 사용하여 활성 영역의 단일 결함이 단락 상태에서 미치는 영향을 시험했습니다. 점 결함을 평탄한 바디/드레인 계면, 채널을 따른 SiC/산화막 계면, 곡면 바디/드레인 계면의 세 위치에 배치했습니다. 위치에 따른 민감도 분석으로 연구를 마무리합니다.

센싱 및 RF 소자 분야를 거쳐 Catania의 STMicroelectronics R&D 그룹에서 실리콘 카바이드 소자 기술을 연구합니다. ST 이전에는 Frascati의 ENEA와 Padua의 RFX 프로젝트에서 핵융합을 연구했습니다. University of Palermo에서 물리학 학위를 취득했습니다.

제품: TCAD

전력 응용 분야용 노멀리 오프 p-GaN HEMT의 핀치오프 전압에 대한 마그네슘 활성화의 영향 연구

Giovanni Giorgino, ADG R&D 전력 및 개별 소자 부문 GaN 소자 엔지니어, STMicroelectronics

p-GaN 게이트의 마그네슘이 실제로 얼마나 활성화되는지가 노멀리 오프 p-GaN/AlGaN/GaN HEMT의 오프 상태를 결정합니다. 이 연구는 TCAD에서 Mg 도핑 프로파일의 밴드 다이어그램을 비교하는 것으로 시작합니다. 이어서 커패시턴스–전압 측정으로 p-GaN의 순 억셉터 농도를 파악합니다. 마그네슘이 없는 GaN 게이트 소자를 기준 어닐링으로 활성화한 소자 및 활성화를 개선한 세 번째 소자군과 비교합니다. 마지막 소자군은 오프 상태와 온 상태 모두에서 여러 파라미터가 개선됩니다.

2020년부터 STMicroelectronics Catania R&D 부서에서 GaN 소자 엔지니어로 근무하며 p-GaN 게이트 전력 소자를 개발, 특성화 및 모델링합니다. Polytechnic University of Turin에서 전자공학 석사 학위를 취득했습니다.

GaN 기반 전력 소자의 설계 및 개발을 지원하는 Silvaco 시뮬레이션 도구

Eldad Bahat-Treidel 박사, 선임 연구원, Ferdinand-Braun-Institut

20년간의 연구를 거쳐 수평형 GaN 전력 소자는 650 V급까지의 스위칭 응용에서 상용화 성숙 단계에 가까워졌습니다. 그러나 항복전압 대비 RDS_ON × A는 여전히 재료의 이론적 한계에 미치지 못합니다. 차단 능력과 분산 특성은 상충하며 실리콘 위의 GaN은 수직 차단 능력을 제한합니다. FBH는 두 가지 해결책을 연구합니다. 수직형 GaN 트랜지스터는 수평형 HFET보다 웨이퍼 면적을 적게 사용하여 RDS_ON × A를 한 자릿수 규모 낮춥니다. 변형이 없는 동종 에피택시는 1 kV 이상을 차단하는 두껍고 약하게 도핑된 드리프트층도 구현할 수 있게 합니다. AlN 버퍼 위의 수평형 HFET은 큰 전도대 오프셋으로 채널을 구속하여 차단 능력을 높이고 분산을 줄입니다.

FBH 연구실은 Silvaco 시뮬레이션으로 이러한 소자를 설계하고 거동을 예측하며 측정 결과를 해석합니다. 이 발표에서는 형상과 에피택시층을 변화시키며 GaN 핀 MISFET의 시뮬레이션 컨덕턴스를 실험과 비교합니다. 애벌랜치 모델로 설계한 수직 소자의 에지 종단 구조를 소개하고 AlN/GaN HFET의 동적 온저항을 트래핑 및 디트래핑과 연결합니다.

2006년부터 Berlin의 FBH에서 근무하며 처음에는 고전압 전력전자용 GaN 스위칭 트랜지스터를, 2014년부터는 수직형 GaN 트랜지스터 같은 새로운 소자를 연구합니다. 1996년 Intel, 2004년 Tower Semiconductor에서 포토리소그래피 분야로 경력을 시작했습니다. TU Berlin에서 전기공학 박사 학위를 취득했습니다.

CMOS를 넘어서는 메모리

Debo Olaosebikan 박사, 공동 창립자 겸 CEO, Kepler Computing

Kepler Computing의 설립 배경과 CMOS를 넘어선 메모리 설계를 위한 활동을 소개합니다. Debo Olaosebikan은 팀이 Silvaco TCAD로 새로운 메모리를 시뮬레이션하는 방법도 보여줍니다.

Kepler Computing 공동 창업 이전에 Gigster를 공동 창업하고 CTO를 맡았습니다. Cornell 물리학 박사과정에서 전기 구동 실리콘 레이저 개발 연구를 이끌었으며 IBM Almaden에서 스핀트로닉스 연구에도 참여했습니다. San Francisco를 기반으로 스타트업에 투자하고 자문합니다.

제품: TCAD

CMOS 및 RRAM 응용 분야를 위한 나노스케일 수송

François Triozon, 연구원, CEA-Leti

첨단 CMOS와 RRAM 모두 나노스케일 전자 수송을 정확하게 시뮬레이션해야 합니다. François Triozon은 최근 양자 수송 시뮬레이션의 발전과 소자 최적화에 대한 기여를 살펴봅니다. NEGF(Non-Equilibrium Green’s Functions) 형식의 3D 시뮬레이션으로 트라이게이트 CMOS 소자의 접근 저항을 규명할 수 있습니다. 동일한 접근법은 이제 2D 재료 채널의 접촉 저항을 추정하는 데도 사용됩니다. RRAM은 더 어렵습니다. OxRAM과 터널 접합에서는 제일원리 시뮬레이션과 양자 수송을 연결해도 소자 동작을 이해하는 데 아직 공백이 남습니다.

2005년부터 Grenoble의 CEA-Leti 상근 연구원으로 활동하며 준고전적 및 양자 방법으로 제일원리 스케일부터 전체 소자까지 나노소자의 전자 수송을 시뮬레이션합니다. 탄소나노튜브, 2D 재료, 실리콘 CMOS, GaN 전력 소자, 강유전체 및 OxRAM을 연구합니다. 2002년 Université Grenoble Alpes에서 박사 학위를 취득했습니다.

스핀트로닉스 자기저항 메모리의 수치 시뮬레이션

Nils Jørstad, 박사과정 연구원, TU Wien

MRAM은 빠르고 내구성이 높으며 비휘발성이므로 전하 기반 메모리를 대체할 유력 후보입니다. 여러 설계는 스핀 편극 전류로 논리 상태를 전환합니다. 아직 공학적 과제 때문에 광범위한 도입이 제한되며, 이를 해결하려면 MRAM 셀의 실제 동작을 모델링할 수 있을 만큼 유연한 시뮬레이션이 필요합니다. Nils Jørstad는 전하, 스핀, 자화 동역학을 함께 시뮬레이션하는 유한요소 접근법의 최근 결과를 발표합니다.

2021년부터 TU Wien의 Christian Doppler Laboratory for Nonvolatile Magnetoresistive Memory and Logic에서 박사과정 연구원으로 활동하며 MRAM 소자 시뮬레이션에 스핀 및 자화 동역학을 통합합니다. 노르웨이 NTNU에서 계산물리학을 전공하여 물리학 석사 학위를 취득했습니다.

메모리 기술 개발 및 제조를 위한 첨단 모델링 솔루션

Sumeet Pandey, Distinguished Member of Technical Staff, Micron Technology

25년간의 양자 수송 도구 개발과 그 세계적 영향

Gerhard Klimeck, 부 CIO 겸 학술 연구 담당 부총장, Purdue University

양자 수송 모델 연구자들은 30년간 이론과 프로토타입 코드를 논의해 왔습니다. 초기 시험 소자인 2D 전자 가스와 실온 공명 터널링 다이오드는 1980~1990년대에 등장했으며, 오늘날 트랜지스터는 당시와 같은 핵심 치수까지 축소되었습니다. 산업계는 이제 수 나노미터 한계에 가까운 소자를 위한 예측 가능하고 정량적인 모델을 필요로 합니다. Gerhard Klimeck은 원자론적 타이트바인딩 기저를 사용하는 비평형 그린 함수 방법이 선택된 이유를 설명합니다. 연구팀의 NEMO5 구현은 Intel에서 사용되며 Silvaco는 상용 버전을 판매합니다. nanoHUB와 chipshub를 통해 여러 NEMO 버전이 개념 탐구와 상세 분석을 위한 간편한 앱 형태로 학생과 연구자에게 제공됩니다.

Purdue 전기 및 컴퓨터공학부의 석좌교수입니다. Purdue의 부 CIO이자 Network for Computational Nanotechnology 책임자이기도 합니다. 매년 200만 명 이상이 사용하는 nanoHUB.org의 개발에 기여했으며 단일 원자 트랜지스터를 공동 발명했습니다. 과학 논문을 525편 이상 발표했고 IEEE, APS, IOP, AAAS의 펠로우입니다.

원자 수준의 정밀도로 수행하는 2D-TMD 채널 FET 시뮬레이션

Phillipe Blaise 박사, Silvaco, Inc.

2D 채널 트랜지스터가 실리콘을 대체할 수 있을까요? FET 채널이 원자층 몇 개 두께에 불과해지면 원자론적 모델만이 답을 줄 수 있습니다. Blaise 박사는 전문 TCAD 환경에서 2D 트랜지스터의 프로토타입 개발을 지원하기 위해 Victory Atomistic으로 이 문제에 양자역학을 적용하는 방법을 보여줍니다.

Silvaco TCAD 팀의 원자론적 시뮬레이션 담당 선임 애플리케이션 엔지니어입니다. 이전 15년간 CEA-Leti에서 새로운 메모리 소자와 트랜지스터를 원자 단위로 시뮬레이션했으며 IEEE IEDM 모델링 및 시뮬레이션 위원회에서 활동했습니다. 학술지 논문 50편 이상과 특허 5건을 보유하고 있으며 Université Grenoble Alpes에서 고체물리학 박사 학위를 취득했습니다.

제품: Victory Atomistic

EDA 및 IP 트랙

아날로그 커스텀 설계 및 IP 최신 소식

Dan Fitzpatrick, 부사장 겸 EDA 사업부 총괄 책임자, Silvaco, Inc.

Dan Fitzpatrick은 Silvaco 아날로그 맞춤 설계 포트폴리오의 새로운 기능을 소개한 후 Silvaco EDA 솔루션의 향후 계획을 설명합니다.

아날로그 맞춤 설계 및 검증부터 회로 시뮬레이션, SPICE 모델링, 표준 셀 레이아웃 및 특성화, IP 관리까지 Silvaco EDA 도구 개발 전반을 이끌고 있습니다. 2021년에 합류하여 IP 관리, 셀 레이아웃 및 특성화 제품군을 담당했습니다. University of Florida에서 전기공학 석사, University of Central Florida에서 MBA를 취득했습니다.

제품: Analog and Custom IC

SPICE용 전력 소자 모델링

Bogdan Tudor, Silvaco, Inc.

Si, GaN, SiC 전력 소자는 각각 SPICE 모델링에서 고려해야 할 고유한 특성이 있습니다. Bogdan Tudor는 이를 반영하는 방법으로 콤팩트 모델과 매크로모델을 비교합니다. 전력 FET에 가장 많은 시간을 할애하며 바이어스 의존 커패시턴스와 동적 특성에 맞춘 모델 조정이라는 두 문제를 다룹니다. 마지막으로 Silvaco 모델링 팀이 전력 소자의 기생 요소와 모델 정확도에 관해 얻은 경험을 소개합니다.

Silvaco 소자 특성화 책임자로서 Utmost 및 Silvaco 모델링 서비스 팀을 이끌고 있습니다. 모델 개발 및 특성화 소프트웨어 분야에서 20년 이상의 경력을 보유하고 있습니다.

설계 키트 및 표준 셀 라이브러리 개발과 품질 보증을 위한 Silvaco와 Tower의 협력

Ofer Tamir, CAD·설계 지원 및 고객 지원 총괄 책임자, Tower Semiconductor

Silvaco는 Tower Semiconductor의 모든 기술에 걸쳐 표준 셀 라이브러리를 제공하는 주요 공급업체입니다. 최신 라이브러리는 65nm 첨단 전력 관리 공정을 지원하며 고급 특성화와 MTBF 계산을 포함합니다. 아날로그 분야에서 Tower는 Expert, Gateway, SmartLVS, SmartDRC를 사용하는 Silvaco 설계 플로에서 iPDK 및 SPICE 모델을 지원하고 검증합니다.

2001년 Tower에 합류하여 설계 지원 및 CAD 업무를 이끌었습니다. Tower의 설계 키트 개발, 전 세계 설계 지원, CAD 팀 및 EDA 관계를 담당하며 DAC 등의 컨퍼런스에서 발표합니다. National Semiconductor(현 TI), DSPG를 포함하여 EDA 및 CAD 분야에서 30년 이상의 경력을 보유하고 있습니다.

제품: Expert, Gateway, SmartDRC/LVS, Standard Cell

효율적인 연산을 위한 고속·고신뢰성 저전압 SRAM

Sinan Doluca, 기술 부사장, Aril, Inc.

배터리 구동 소자든 클라우드의 AI/ML 가속기든 효율이 최우선입니다. 동적 전압 및 주파수 스케일링을 적용하면서 로직과 SRAM을 동일한 전압에서 동작시키면 두 요소의 성능을 최대한 활용할 수 있습니다. SRAM 매크로는 전압 범위, 속도, 신뢰성의 한계를 결정하는 경우가 많습니다. 첨단 CMOS 공정에 최적화된 Aril의 SRAM은 0.45 V부터 0.8 V 이상까지 빠르고 안정적인 동작을 목표로 합니다. 효율적인 마이크로아키텍처 및 최적화된 물리 설계와 결합하여 연산, 그래픽, AI/ML 등 어떤 작업에서도 와트당 성능을 극대화하고자 합니다.

Silvaco Analog Custom Design 플랫폼을 활용한 극저온 응용 분야용 고성능 I/O 설계

Ahmad S. Mazumder / Shaikh Shams, Silvaco, Inc.

4 K(−269°C)에서는 트랜지스터가 일반적인 −55°C~125°C 범위와 다르게 동작하므로 해당 범위용 모델을 적용할 수 없습니다. 그럼에도 Silvaco의 Analog and Interface IP 팀은 이 온도에서 완전히 동작하는 2 Gbps LVDS I/O를 구현했습니다. Silvaco 모델링 팀이 4 K용 모델 파일을 구축했습니다. 이어서 IP 팀은 모두 Silvaco EDA 도구를 사용하여 PHY를 설계하고 레이아웃을 작성했으며 관련 자료와 뷰를 생성했습니다. PHY의 구성 및 특성:

  • 송신기, 수신기 및 보조 블록
  • PVT와 무관하게 100 Ω 부하에 3.5 mA를 공급하는 송신기
  • 수신기의 PAD+와 PAD− 단자 사이에 PVT와 무관한 100 Ω 종단
  • 보드, 신호 무결성(SI), 전력 무결성(PI) 요건 충족을 위한 프로그래밍 가능한 이퀄라이제이션

Ahmad S. Mazumder는 2019년부터 엔지니어링 디렉터로서 Silvaco 아날로그 및 인터페이스 IP의 개발과 고객 지원을 이끌고 있습니다. 이전 28년간의 DDR, 고속 SerDes, 인터페이스, ESD, 신뢰성 경력 대부분은 Intel, Broadcom, C-Cube Microsystems에서 쌓았습니다. Shaikh A Shams는 2020년 같은 IP 팀에 스태프 엔지니어로 합류했습니다. 이전 22년간 Intel, GlobalFoundries, Dialog Semiconductor에서 AMS 설계 및 검증, 전압 레귤레이터, 인터페이스, 고속 SerDes를 담당했습니다.

제품: Analog and Custom IC

Viso를 활용한 고급 기생 성분 분석 시연

Ayoub HAGROU, 아날로그 설계 엔지니어, STMicroelectronics

Viso는 기생 성분 자체에 초점을 맞춰 설계되었습니다. 추출된 RC 네트워크를 직접 분석하여 배선을 빠르게 평가하고 문제 영역을 식별합니다. 이러한 네트워크가 회로 동작을 결정할 수 있다는 점에서 중요합니다. 또한 타이밍을 추정하고 추출된 넷리스트를 정확하게 비교합니다. 데모에는 실제 회로 설계가 사용됩니다.

STMicroelectronics MDG 사업부에서 STM32 범용 마이크로컨트롤러 제품을 담당하는 아날로그 설계 엔지니어입니다.

SURGE 북미 2023 주요 주제

STMicroelectronics의 SiC 단락 결함 및 p-GaN 게이트 활성화, FBH의 수직형 및 수평형 GaN, 전력 FET용 SPICE 모델

Kepler의 beyond-CMOS 메모리, CEA-Leti의 RRAM 수송, TU Wien의 MRAM, Micron의 메모리 모델링, Aril의 저전압 SRAM

Victory 업데이트, 제조 디지털 트윈으로서의 TCAD 모델, 2D 채널 FET의 원자론적 시뮬레이션

Expert, Gateway, SmartDRC/LVS를 활용한 Tower 설계 키트 플로, 4 K LVDS I/O, Viso 기생 성분 분석

관련 정보

SURGE

2026년 발표와 2022~2025년 16개 행사 아카이브 페이지

SURGE 2026

AI용 메모리에 관한 Micron의 기조연설이 2026년 2~3월 프로그램의 주요 발표였습니다

SURGE 2023, 한국

2023년 11월 16일 · 온라인 행사

SURGE 2023, EMEA

2023년 11월 21일 · 온라인 행사

SURGE 2023,
대만/싱가포르

2023년 11월 23일 · 온라인 행사

SURGE 2023, 일본

2023년 11월 28일 · 대면 행사

행사

예정된 참가 행사에는 2026년 11월 17일 Tower Semiconductor의 TGS USA 심포지엄 등이 있습니다.

웨비나

다음 세션: Utmost IV에서 TCAD 데이터를 활용한 SPICE 모델 추출