Hipex
ホーム > 製品とワークフロー > AIを活用した設計 > アナログ・カスタムIC設計 > Hipex
Hipex：フルチップのルールベースRC寄生素子抽出
Hipexはチップ全体または選択したネットのみの寄生素子を抽出し、レイアウトによって加わる抵抗と容量を回路図ネットリストに書き戻して、レイアウト後シミュレーションに備えます。
Hipexの機能
後になって見つかった寄生成分は、原因となるレイアウトまでさかのぼるのが最も困難です。Hipexは、まだ配線を動かせる段階でそれを検出します。GDSIIから階層型のアナログ、ミックスドシグナル、メモリ、SoCレイアウトを、セルネットリストとルールベースのテクノロジーファイルとともに読み込みます。続いて各寄生抵抗と寄生容量を抽出し、回路図ネットリストに付加します。Expertレイアウトエディタ内から実行できます。式だけでは精度が不足する領域では、フィールドソルバーモードを使用します。
寄生素子抽出機能
抽出
チップ全体を抽出するか、対象のネット、ノード、レイヤーを指定して、その他を変更せずに抽出できます。集中定数RC、Cのみ、Rのみ、結合C、完全分布定数RCから選択できます。
ルールベースの式により、2D抽出ツールの速度で、3Dに近い精度の容量を得られます。
デバイス
Hipexが出力するネットリストは、レイアウト自体の階層に従います。MOSFET、MESFET、BJT、JFET、ダイオード、コンデンサ、抵抗に加え、ユーザー定義のパラメータ化デバイスを認識します。
45°および90°のグリッドに沿わないデバイスや、任意形状の抵抗も正しく抽出できます。
チェック
同じ処理内で電気ルールチェックを実行し、短絡、断線、未接続ネットを検出します。
出力
回路図ネットリストには、元のノード名を維持したまま、抽出した抵抗と容量が付加されます。SPICE、DSPF、SPEFとして出力できます。
または、各ネットの総容量と、そのネット内の点間抵抗を示すP2Pを選択できます。
性能
ストライピングアルゴリズムにより、フルチップRC抽出をマルチプロセッササーバーの各プロセッサに分割します。大規模設計でも効率的なメモリ使用を維持します。
フロー内でのHipexの位置付け
入力
GDSII、ELD、OpenAccessのレイアウト、回路図または抽出済みネットリスト、抽出ルールファイルを入力します。SilvacoのPDKルールファイルは、ファウンドリのルールデータがある場合はそれを基に構築されます。ない場合は、SilvacoのExactが層厚や材料の誘電率などのプロセスデータから生成します。
Expert：Hipexを実行するレイアウトエディタ。抽出した寄生成分をレイアウトビューに表示します
SmartDRC/LVS：同じエディタ内での物理検証により、確認したばかりのレイアウトから抽出を開始できます
出力・連携
SPICE、DSPF、SPEF、P2P形式の寄生ネットリストを、以下の用途に提供します。
Jivaro Pro：抽出ネットワークの削減
Viso：解析とデバッグ
PEX Certify：別の抽出結果との比較検証
SmartSpice：レイアウト後シミュレーション
用途
製品ページに挙げられた9種類の設計です。
アナログ・ミックスドシグナル
RFブロックを含め、設計の階層を維持したレイアウト後ネットリスト
メモリIC
アレイ全体を処理せずに抽出する、大規模メモリのクリティカルパスのネット
SoC設計
必要に応じてチップ全体を、不要な場合はクリティカルパスのみを抽出
レイアウト中の重要ネットの解析
作図中のネットの寄生成分をExpertで確認し、値をレイアウトビューに表示
データシート、アプリケーションノート、具体例
製品概要 · PDF
Hipexのフルチップ寄生素子抽出
デバイス、容量、抵抗の抽出、ネットワーク削減、入出力、Expertとの統合。
アプリケーションノート · PDF
Hipex RC：寄生容量抽出の精度向上
Exactで容量ルールファイルを改善し、その効果をレイアウトで確認します。
アプリケーションノート · PDF
Hipex RC：RCネットリストを削減する7つの手法
シミュレーションには大きすぎるRCネットリスト向けに、直列抵抗の統合、小さな結合容量の対地容量への置き換え、その他5つの手法を紹介します。
アプリケーションノート · PDF
レイアウト後シミュレーションのための寄生成分のバックアノテーション
LVSエラーのない状態から、レイアウトの寄生成分を含む回路図ネットリストまでの手順。
アプリケーションノート · PDF
Hipex RC：未完成ネットの仮想接続名
未完成のネットがVCC:95、VCC:96などに分割された場合に、1つのネットへ結合する方法。
アプリケーションノート · PDF
Expertレイアウトエディタ
Expertのスライド資料。Hipexのスライドでは、Exactによるテクノロジーファイルと、DSPFまたはSPEFへのバックアノテーションを説明します。
お客様のレイアウトで評価
LVS検証済みのレイアウトをご用意いただき、使用するプロセスをお知らせください。当社の技術
エキスパートが、Hipexが抽出する内容と、シミュレーションに渡すネットリストをご案内します。
InVarに関する質問
寄生素子抽出とは何ですか？
寄生素子抽出は、回路をレイアウトにしたときに配線、コンタクト、デバイスによって加わる抵抗と容量を計算し、その値をネットリストに書き込みます。レイアウト後シミュレーションはそのネットリストを使用し、製造されたチップの実際の挙動を示します。Hipexは、階層型のアナログ、ミックスドシグナル、メモリ、SoCレイアウトに対してこれを行います。
ルールベース抽出とフィールドソルバー抽出の違いは何ですか？
ルールベース抽出は、テクノロジーファイル内の式から寄生成分を計算し、チップ全体に適用できる速度を実現します。フィールドソルバーは電界自体を計算するため、時間はかかりますが、複雑な形状の周辺でより高精度です。Hipexは両方を提供します。Hipex-RCはフルチップ処理を、Hipex-FSは高密度コンタクト、多層バスなど、ルールでは精度が低下する形状を扱います。
Hipexは選択したネットだけを抽出できますか？
はい。重要なネットのリストをHipexに渡すと、それらだけを抽出します。SoCや大規模メモリでは、フルチップ処理を行う前に、タイミングを左右するパスを迅速に確認できます。課題に応じて、レイヤーやノードで対象を絞ることもできます。
P2P形式は何に使用しますか？
P2Pはpoint-to-pointを意味します。各ネットの総容量と任意の2点間の抵抗を報告するため、ネットの負荷と抵抗経路を直接確認できます。HipexはSPICE、DSPF、SPEFのネットリストに加えてP2Pを出力するため、先に抽出回路全体をシミュレーションする必要はありません。
Hipexは電気ルールチェックを行いますか？
はい。Hipexはデバイス抽出中に接続性を確認し、シミュレーションに進む前に短絡、断線、未接続ネットを報告します。そのため、切断されたネットは、原因をさかのぼる必要のある異常波形ではなく、レイアウト上で特定できる抽出エラーとして現れます。
HipexとVictory RCx Proは、どのように使い分けますか？
データの出発点に応じて選択してください。Expert内のレイアウトから始める場合はHipexを使用します。Victory RCx ProはTCAD側のツールであり、任意の3D構造に対するセルレベルの作業向けです。Hipex-FSとVictory RCx Proは同じ物理モデルとソルバーを共有しているため、両者を切り替えてもフィールドソルバーエンジンは変わりません。
関連製品
Jivaro Pro
寄生ネットワークを縮小してレイアウト後SPICEの実行を高速化
Viso
Hipexが出力するネットリストの寄生成分解析とデバッグ
PEX Certify
抽出フローに依存する前に、その適格性を評価
アナログ・カスタムIC
回路図からサインオフまで、製品ファミリの全9製品