SRAMコンパイラ
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > メモリコンパイラ > SRAMコンパイラ
シングルポートおよびデュアルポートSRAMコンパイラ
SilvacoのSRAMコンパイラは、指定されたTSMC、GlobalFoundries、UMCの各プロセスで、インスタンスごとに構成可能なシングルポートおよびデュアルポートの組み込みSRAM IPをSoCチームに提供します。チップをメモリに合わせるのではなく、メモリをチップに適合させられます。
SRAMコンパイラの機能
電力予算に適したバリアントを選択し、それを基にメモリの
その他の仕様を構成します。
最適化
低消費電力、汎用、高性能の各バリアントから選択できます。複数の電力モードにより、リークと復帰時間のトレードオフを調整できます。また、複数のしきい値電圧（Vt）オプションと動作モードによってアレイの動作速度を設定します。
アーキテクチャ
設計では低消費電力動作を優先し、面積の制約が厳しい場合に対応する高密度オプションも用意しています。55 nm、40 nm以下では、Nap、Retention、Nap plus Retentionの各モードを利用できます。内蔵電源スイッチにより、きめ細かな制御が可能です。単一電源、または周辺回路とコアに独立した電源レールを使用できます。
歩留まりと完全性
コンパイラはグローバルばらつきとローカルばらつきの両方に対して検証済みです。ECCビットを追加し、柔軟なワードサイズとアドレッシングを利用して冗長性を確保できます。必要に応じて、構成可能な書き込みマスクと組み込み自己テストおよび修復（BIST/R）を追加できます。
対応プロセス
現行カタログには、TSMC、GlobalFoundries、UMCの22～130 nmに対応する12種類のコンパイラが製品番号付きで掲載されています。その基盤技術は、G、LP、SOI CMOSおよび高耐圧、BCD、eFlashプロセスの180、152、130、110、90、85、65、55、40、28、22 nmに対応します。お使いのプロセスが含まれていない場合は、コンパイラを移植できます。
電力と面積
動作モードにより消費電力を最大50%削減できます。アレイの分割はバッテリ寿命を延ばし、データ保持モードはリーク電流を低減します。また、高密度構成は面積を削減します。
低消費電力モード
アイドル状態のメモリでもリークは発生します。これらのモードにより、次のアクセスで
許容できる待ち時間に応じてリーク量を調整できます。
| モード | コア | 周辺回路 | 動作 | 復帰 | Standbyに対するリーク |
|---|---|---|---|---|---|
| Active | Vddでオン | Vddでオン | 読み出しと書き込み。動的電力とわずかなリーク。 | — | — |
| Standby | Vddでオン | Vddでオン | 電源オン、アクセスなし。リークのみで動的電力なし。 | 高速 | 1.00× |
| Nap | Vddでオン | オフ | ソースバイアスが有効。中間的な低消費電力状態。 | 1クロックサイクル。Standbyよりわずかに遅い | 0.69× |
| Retention | Vdd未満 | オフ | データを保持できる最低電圧でコアを維持。 | 低速：まず周辺回路のスイッチと回路の電源を復帰 | 0.54× |
| Retention + Nap | Vddでオン | オフ | ソースバイアスが有効で、コアは公称電圧。 | 低速：まず周辺回路のスイッチと回路の電源を復帰 | 0.28× |
| Shutdown | オフ | オフ | すべてオフ。データは失われる。 | 最も遅い | 0.1× |
リークはStandbyに対する相対値です。Silvacoが公表する、標準コーナー、1.2 V、25 °Cにおける4Kx32インスタンスの値を示しています。Nap、Retention、Retention +
Napは55 nm、40 nm以下で利用できます。各コンパイラで利用できるモードについては、IPスペシャリストにご確認ください。
SRAMコンパイラの適用分野
低消費電力SoCのキャッシュとバッファ
NapとRetentionは、アクセスの合間にデータを保持しながらリークを削減します。
バッテリ駆動機器とIoTの設計
アレイの分割とリテンションモードにより、スタンバイ時の消費電力を抑えます。
高性能演算ブロック
複数のVtオプションと動作モードを備えた高性能バリアント。
ECCと冗長性が必要な設計
ECCビットと柔軟なアドレッシングによる冗長性に加え、必要に応じてBISTと修復機能を利用できます。
ノードと製品番号を検索
Silvacoのコンパイル型メモリは、すでに数百万枚のウェーハと数千件の設計に採用されています。
まずファウンドリとノードを確認してください。現在そのプロセスにコンパイラが存在する場合、製品番号が割り当てられています。
ファウンドリおよびノード別のSRAMコンパイラ
サイズは各コンパイラが生成するビット数の範囲です。お使いのプロセスが表にない場合は、IPスペシャリストに移植についてお問い合わせください。
22–130 nm
TSMC、GlobalFoundries、UMCの製品番号付きコンパイラ
12のファウンドリとIDM
Silvacoメモリコンパイラの導入先
0.28×
Retention + NapでのStandbyに対するリーク
25年以上
コンパイル型メモリ設計の実績
Liberty · LEF · GDSII
キャラクタライズ済みでDRC/LVSクリーンなすべてのインスタンスに付属
カタログ · PDF
2026年夏
Silvaco IPカタログ
全SRAMコンパイラをファウンドリ、ノード、製品番号別に掲載し、それぞれのリテンション、サイズ、mux、電源仕様を示します。
製品概要 · PDF
2026年夏
低消費電力ファウンデーションIP
低消費電力スタンダードセルとSRAMの電源管理を1枚にまとめた資料。
ウェビナー
2026年夏
Silvacoのメモリコンパイラによる超低消費電力組み込みメモリの設計方法
Silvacoのメモリコンパイラで構築する組み込みメモリの低消費電力技術。
ウェビナー
2026年夏
Silvacoの55LPxファウンデーションIPソリューションによる超低消費電力IoT設計の実現
コンパイラ61263の対象プロセスであるGlobalFoundries 55LPx向けの低消費電力ファウンデーションIP。
ニュース
2026年夏
Silvaco、Dolphin Designのメモリコンパイラ技術を買収
Silvacoが買収した超低消費電力・高密度コンパイラは、25年以上にわたりSoC設計者に利用されてきました。
お使いのノードについて相談
ファウンドリ、ノード、必要なSRAMの容量、ポート数、
電力モードをIPスペシャリストにお知らせください。現在利用可能なコンパイラの有無、移植に
必要な作業、ライセンスの仕組みをご案内します。
SRAMコンパイラに関するご質問
SRAMコンパイラとは何ですか？
SRAMコンパイラは、設計で指定した容量、mux、ワード幅に合わせて組み込みSRAMのインスタンスを生成するため、各メモリを手作業でレイアウトする必要がありません。Silvacoのコンパイラは、指定ファウンドリプロセス向けに完全にキャラクタライズ済みでDRC/LVSクリーンなシングルポートおよびデュアルポートのインスタンスを、そのプロセスで対応する電力モードとともに提供します。
シングルポートSRAMとデュアルポートSRAMはどのように異なりますか？
シングルポートSRAMは、1サイクルに1回の読み出しまたは書き込みを処理します。デュアルポートSRAMは2つの独立したポートを持ち、同じサイクルに2つのアクセスを処理できますが、その分面積が増えます。Silvacoのカタログにはシングルポートコンパイラ7種類とデュアルポートコンパイラ5種類が掲載されており、デュアルポートの5種類はすべてTSMCプロセス向けです。
どのノードとプロセスに対応していますか？
製品番号付きコンパイラは22、40、55、90、110、130 nmに対応します。GlobalFoundriesの22FDX+と55LPx、UMCの110 nm eFlash、およびTSMCの40～130 nmの低消費電力、eFlash、高耐圧、BCDプロセスが対象です。Silvacoのより広範な対応ノード一覧には、180、152、85、65、28 nmも含まれます。お使いのノードが含まれていない場合は、移植についてご相談ください。
NapモードとRetentionモードとは何ですか？
どちらもアイドル状態のSRAM向けの低消費電力状態です。Napは周辺回路の電源を切り、ソースバイアスを有効にします。Standbyの0.69×のリークで、1クロックサイクルで復帰します。Retentionはコアをデータ保持可能な最低電圧まで下げ、リークを0.54×にします。55 nm以下のノードでは、両者を組み合わせるとリークが0.28×まで低減します。
BISTと修復機能に対応していますか？
はい、オプションで対応します。組み込み自己テストおよび修復（BIST/R）は信頼性と歩留まりを向上させ、ECCビットや、構成可能なワードサイズとアドレスによる冗長性と併用できます。コンパイラは、ローカルおよびグローバルのばらつき耐性についても検証されています。
コンパイラは何を提供しますか？
各コンパイル済みインスタンスは完全にキャラクタライズ済みでDRC/LVSクリーンであり、設計フローに必要なLibertyモデル、LEF抽象モデル、GDSIIレイアウトが付属します。電源は単一、または周辺回路とコアで分離でき、設計で必要な場合には書き込みマスクを利用できます。
関連IP
レジスタファイルコンパイラ
1ポートおよび2ポートのレジスタファイル
ROMコンパイラ
ビアプログラム型ROMコンパイラ
メモリコンパイラ
1つのファミリにSRAM、レジスタファイル、ROMの各コンパイラを統合
低消費電力ファウンデーションIP
電源管理機能を備えた低消費電力セルとメモリ