Design IP
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP
Design IP：SoC開発向けのシリコン実証済み半導体IPコア
MixelのMIPI PHYから標準セルやメモリコンパイラまで、量産シリコンですでに動作しているIPコアをライセンスし、お客様のチームにしか開発できない機能にエンジニアを集中させられます。
IPコアを自社開発せずにライセンスする理由
社内で設計する各ブロックには、個別の開発、検証、ファウンドリでの認定が必要です。しかし、
お客様がそのチップを選ぶ理由となるブロックは限られています。
市場投入までの期間
MIPI PHYやメモリコンパイラをゼロから開発するには12～18か月かかります。SilvacoのProduction Ready Offerings（PRO IP）は、初日からお客様のフロー向けにキャラクタライズされた状態で提供されます。チームはシステムレベルの検証から開始できます。
シリコンのリスク低減
シミュレーションに合格してもウェーハ上で不具合が発生すれば、再製造が必要です。すべてのPRO IP製品は、複数のファウンドリと複数のノードの量産シリコンですでに動作しています。
総保有コスト
ライセンス料は目に見える費用です。ブロックを自社開発すると、エンジニア、そのEDAライセンス、ファウンドリでのキャラクタライゼーションの費用が加わります。さらに、シリコンとシミュレーションの結果が一致しない場合の再製造、各プロセス派生版の保守も必要です。PRO IPでは、これらの費用をすでに一度負担しています。
インターフェース、メモリ、サブシステムに適したIPを探す
対応ノードは製品群によって異なります。Mixel PHY IPはTSMC N2Pまで対応し、ファウンデーションIPは22～180 nmをカバーします。必要な製品群で、ご使用のプロセスへの対応をご確認ください。
MixelインターフェースIP
Mixelの最初のMIPI PHYは1998年にさかのぼり、同社は2006年からMIPI Allianceに参加しています。2025年8月にSilvacoに加わり、引き続きMixelの名称で製品を出荷しています。
基盤IPとシステムIP
ファウンドリのプロセスごとにキャラクタライズされたライブラリとコンパイラ、およびそれらを接続するロジック向けの合成可能なコアを提供します。
ファウンデーションIP
単一の固定ライブラリに合わせるのではなく、設計に必要なトラック高さとVtの組み合わせを選択できます。標準セルは28～180 nm、SRAM、ROM、レジスタファイルのコンパイラは22～130 nmをカバーし、いずれもTSMC、GlobalFoundries、UMCに対応します。低消費電力ファウンデーションIP、GPIO、LVDS I/Oも提供しています。
AMBA IPコアとサブシステム
AXI、AHB、APBコントローラに加え、それらを接続するバスファブリックとブリッジを提供します。事前統合済みのサブシステムには、IoT向けのセキュアなものも含まれます。合成可能なため、特定のノードに固定されません。
車載IP
ステアバイワイヤやブレーキバイワイヤなど、ASIL-B機能向けのFlexCAN、MultiCAN、LINFlex、FlexRayコントローラ。
I3Cインターフェース
少ないピン数で高速性が必要なセンサバス向けのI3Cコア。インバンド割り込みに対応し、低消費電力で動作しながら、既存のI2Cデバイスを同じバス上に維持できます。
組み込みプロセッサ
低消費電力の8ビット制御向けM8051EWと、32ビットのColdFire V1、V2、V4を、コアまたは完全なプロセッサプラットフォームとして提供します。
パワーマネジメント
定格30 mAおよび250 mAの2つのLDOレギュレータは、出力を0.45～0.9 Vに調整できます。これに0.45 Vのバンドギャップリファレンスを加えた3製品を提供します。すべてTSMC N3Pで動作します。
その他のIP
IEEE 1149.7 TAPコントローラ：2ピンでJTAGデバッグを行い、スキャン時間を短縮します。
IP管理
ライセンスしたIP、自社で開発したIP、およびそれぞれの使用先を追跡するソフトウェアです。
IP Grid
IPVaultは、IPをカタログ化、保存、配布する場所です。サポートチケットとライセンス記録も一緒に管理します。IPAuditは、特定のSoC設計にどのIPが含まれているかを示します。
Xena IP Management
IPのビジネス面とエンジニアリング面の情報を1つの記録にまとめます。Xenaは企業全体のカタログを管理し、リリースバージョンを固定し、アクセスをライセンス条件に関連付けます。
ファウンドリとノードを確認
AMBA、I3C、車載ネットワークコントローラはソフトIPであり、選択した任意のノードに合成できます。ハードIPは
プロセスごとにキャラクタライズされるため、ファウンドリとノードが最初の選択条件となります。
| 製品群 | ファウンドリ | プロセスノード |
|---|---|---|
| MIPI C-PHY/D-PHYコンボ Mixed PHY IP | TSMC, STMicroelectronics | TSMC N2Pから65 nmまで、N5、N6、N7、16FFCを含む |
| MIPI D-PHY Mixed PHY IP | TSMC, GlobalFoundries, Samsung, UMC, Tower | 7～90 nm、TSMC N7からTSMC 90LPまで、GlobalFoundries 22FDXを含む |
| MIPI C-PHY Mixed PHY IP | TSMC | 22および40 nm |
| MIPI M-PHY Mixed PHY IP | TSMC | 40 nm |
| LVDS/D-PHYコンボ Mixed PHY IP | GlobalFoundries, TSMC, Tower | 22～65 nm |
| LVDS Mixed PHY IP | TSMC, UMC | 40 nm |
| 標準セルライブラリ ファウンデーションIP | TSMC, GlobalFoundries, UMC | 28～180 nm |
| メモリコンパイラ ファウンデーションIP | TSMC, GlobalFoundries, UMC | 22～130 nm |
| 電源管理 システムIP | TSMC | N3P |
ノードが一覧にありませんか？IPチームにお問い合わせください。メモリコンパイラは、ご要望に応じてカスタムPVTコーナーでキャラクタライズできます。
契約前に確認できること
9つのファウンドリ、12のノード
動作実績のあるMixel PHYシリコン
10億個以上
Silvacoの車載ネットワークコントローラを搭載した製品の出荷数
ISO 11898-1 · ISO 26262
ISO 11898-1に準拠したCAN、ASIL-B対応準備済み、ISO 26262 Part 8に基づくProven-in-Use
Liberty · LEF · GDSII
すべてのPRO IPで、完全にキャラクタライズされたDRC/LVSクリーンなインスタンスのビューを提供
ISO 9001
Silvacoの認証取得済み品質管理
お客様 · Mixel MIPI PHY IP
2025年11月
indie
indieは車載安全システム向けのレーダーフロントエンドモジュールとMMICを設計しています。同社のレーダープロセッサはMixelのASIL-B対応MIPI D-PHY CSI-2送受信器を使用し、AEC-Q100 Grade 1設計向けにセーフティマニュアルと認証済みの安全文書が提供されています。
「当社のレーダー製品群を拡充し、効率的で拡張性のあるADASアーキテクチャソリューションを実現するため、厳格な車載要件に対応できるMIPI IPプロバイダーが必要でした。Mixelとの長年のパートナーシップと同社の豊富な車載分野の経験により、その能力と信頼性を十分に確信していました。」
Peter Gulden、レーダーシステム・ソフトウェア担当EVP、indie
お客様
SURGE 2025
Silicon Creations
「IPプロバイダーとして、設計を最新の先端プロセスへ効率よく移植し、変化するプロセス要件に適応する能力は不可欠です。」
Randy Caplan、CEO兼共同創業者、Silicon Creations
カタログ · PDF
2026年夏
PRO IP製品選択ガイド
MIPI PHYからソフトIPまで、すべてのPRO IPの品番とファウンドリ、ノード、および市場別の用途を掲載しています。
プレスリリース
2026年3月
Mixel MIPI PHY IPがPRO IPに追加
D-PHY v3.5、C-PHY v2.1、M-PHY v4.1、コンボPHY、ASA Motion Link SerDesに加え、完全なUniversal構成より面積が35%、リークが50%少ないD-PHY RX+を提供します。
プレスリリース
2026年3月
TSMC N2P上のC-PHY/D-PHYコンボIP
TSMCのN2Pプロセスで、エンベデッドクロックモードを備えたMIPI D-PHY v3.6を提供します。Mixel MIPI PHY IPは現在、10のTSMCノードでシリコン実績があります。
ファウンドリ、ノード、
ブロック一覧をご用意ください
開発内容と使用するプロセスをIPチームにお知らせください。そのプロセスですでに
シリコン実績のあるブロックと、ライセンスの仕組みをご案内します。
半導体IPコアに関する質問
半導体IPとは何ですか？
半導体IPは、すでに開発・検証された設計ブロックであり、社内で開発する代わりに自社のSoC向けにライセンスして使用します。代表例はMIPI PHY、SRAMコンパイラ、標準セルライブラリ、AMBAバスコントローラです。実証済みのIPコアをライセンスすることで、製品を差別化するロジックにエンジニアを集中させられます。
ファウンデーションIPとインターフェースIPの違いは何ですか？
ファウンデーションIPは、チップの物理的な基盤を構成します。標準セル、メモリコンパイラ、汎用I/Oが含まれ、それぞれ1つのファウンドリプロセス向けにキャラクタライズされます。インターフェースIPは、ダイの内外にデータを伝送します。SilvacoのインターフェースIPには、MixelのMIPI PHYとSerDes、およびI3Cコアがあります。LVDS I/Oは両方のグループに含まれます。
どのファウンドリとプロセスノードに対応していますか？
対応範囲は製品群によって異なります。Mixel PHY IPは9つのファウンドリと12のノードでシリコン実績があり、C-PHY/D-PHYコンボは現在TSMC N2Pにも対応しています。ファウンデーションIPはTSMC、GlobalFoundries、UMCのプロセスで動作し、標準セルは28～180 nm、メモリコンパイラは22～130 nmをカバーします。ソフトIPは合成可能です。
IPライセンスにはどのような提供物が含まれますか？
完全にキャラクタライズされ、DRCおよびLVSがクリーンなインスタンスを、お客様のフロー向けにLiberty、LEF、GDSIIで提供します。メモリコンパイラは各インスタンスをご指定の構成で生成し、カスタムPVTキャラクタライゼーションもご要望に応じて提供します。車載プロジェクトでは、indieの事例のように、Mixelから機能安全文書とセーフティマニュアルも提供されます。
SilvacoのIPはシリコンで実証されていますか？
はい。PRO IPに含まれるすべての製品は、複数のファウンドリでの量産シリコン実績を持っています。車載ネットワークコントローラはさらに、10億個を超える出荷実績と、ISO 26262 Part 8に基づくProven-in-Useの実績があります。Mixelのレーダー顧客であるindieは、AEC-Q100 Grade 1の設計でMIPI PHYを使用しています。
PRO IPとは何ですか？
Production Ready Offerings（PRO IP）は、シリコン実績と完全なキャラクタライゼーションを備え、すぐにライセンス可能なIPを表すSilvacoの名称です。Mixel MIPI PHY、標準セルライブラリ、メモリコンパイラ、AMBAおよびI3Cコア、車載ネットワークコントローラをカバーします。PRO IP製品選択ガイドには、すべての品番が掲載されています。
関連情報
MIPI IP
Mixel D-PHY、C-PHY、M-PHYの物理層IP
ファウンデーションIP
標準セル、メモリコンパイラ、I/O
AMBA
バスコントローラ、ファブリック、サブシステム
AMBA
車載IP
I3C
センサ接続用コア
組み込みプロセッサ
ColdFireおよび8051コア
電源管理
TSMC N3P上のLDOレギュレータとバンドギャップリファレンス
IP Grid
IPVaultとIPAudit