テスタビリティ
後付けではなく、PHYに組み込まれたテスト機能
リンクの不具合が設計後期に見つかると、再設計・再製造が必要になる場合があります。PHYにテスト機能がなければ、実際のデータレートでのリンク確認は
シリアルピンに接続したテスタ、または面積が増えるUniversal構成に頼ることになります。+付きの
構成は、ライセンスを取得するブロック自体にIPのテスト機能を組み込みます。
D-PHY TX+
トランスミッタにループバック用の専用レシーバを備え、チップ内部でフルスピードの自己チェックを行います。通常のTXより面積は約10%増えますが、Universal構成と比べると約30%小さく、リーク電力も40%低くなります。CSI-2、DSI、DSI-2向けに設計されています。
D-PHY RX+
少数の簡略化されたトランスミッタが、完全なUniversalレーンの代わりに、レシーバのデータレーンをフルスピードでテストします。この設計は特許取得済みで、Universalより面積が約35%、リーク電力が約50%少なくなります。
+の意味
SilvacoカタログのすべてのTX+およびRX+製品は、フルスピード内部ループバックを備えています。ループはシリアルピンの負荷から分離され、リンクの実際のデータレートで動作します。量産時とシステム内でのフルスピードテストに加え、アナログテストバスも利用できます。
リンクを実動作速度でテストする用途
量産で各ダイをフルデータレートで検査する、PHYインターフェースの製造テスト。
システム内診断とアナログテストバスを利用した、シリコンの立ち上げとデバッグ。
安全性が重要な車載・医療用デバイスなど、外部テスタからインターフェースにアクセスできない設計。
以下のプロセスで量産対応
MixelはD-PHYを初めて実シリコンで実現し、そのMIPI PHY開発は1998年にさかのぼります。カタログに掲載された+付き製品の現在のファウンドリとノードは以下のとおりです。
TSMC: N5, N6, 16FFC, 22ULL, 28HPC+, 40ULP, 65LP, 90LP
Samsung: 28FDSOI
GlobalFoundries: 22FDX+
ST: 28FDSOI, 40LP
UMC: 40ULP
約30% · 約40%
Universalと比較したD-PHY TX+の面積とリーク電力の削減率
約35% · 約50%
特許取得済みD-PHY RX+についての同じ比較
100%
テストカバレッジ：RX+全体とTX+のハードマクロブロック
米国特許10,289,511
D-PHY RX+の実装について取得
お客様 · Mixel MIPI IP（D-PHY製品）
2025年11月
indie
indieは車載レーダープロセッサとMMICを開発し、MIPI IPプロバイダとしてMixelを選択しました。ライセンスを取得したのは、機能安全成果物と安全マニュアルが付属するASIL-B対応MIPI D-PHY CSI-2トランスミッタおよびレシーバIPです。
「当社のレーダー製品群を拡充し、効率的で拡張性のあるADASアーキテクチャソリューションを実現するため、厳格な車載要件に対応できるMIPI IPプロバイダーが必要でした。Mixelとの長年のパートナーシップと同社の豊富な車載分野の経験により、その能力と信頼性を十分に確信していました。」
Peter Gulden、レーダーシステム・ソフトウェア担当EVP、indie
カタログ · PDF
2026年夏
PRO IP製品選択ガイド
すべての+付き製品を、ファウンドリ、プロセスノード、製品番号別に掲載。
プレスリリース
2025年11月
Mixel MIPI PHY IPをPRO IPとして提供開始
2015年に発表され、現在ミッションクリティカルな量産設計で稼働している、特許取得済みD-PHY RX+を含みます。
IPのテスト機能に関するご質問
IPのテスト機能とは何ですか？
IPのテスト機能とは、製造テスト時と出荷後にチップが自身のインターフェースをチェックできるよう、IP自体に設計されたテスト回路です。MixelのMIPI PHY IPは、ループバックBISTなどのDFT機能を内蔵しています。TX+とRX+では、量産時と実使用環境での実動作速度テストに加え、アナログテストバスも利用できます。
Mixel製品の+接尾辞は何を意味しますか？
現在のフローをどこまで維持したいかによります。Expertは既存のVirtuosoテクノロジーファイルのデータをインポートし、OpenAccessを双方向に扱い、サインオフDRCをCalibre RealTimeに引き渡します。お客様自身のレイヤーで、自社のブロックを1つ使用することが、公正な評価方法です。
フルスピード内部ループバックとは何ですか？
はい。ツールを1つずつライセンス利用でき、更新とサポートも含まれます。期間ライセンスはツールごとに1年、2年、3年で提供され、サーバーからネットワーク全体で共有できます。価格は公開していないため、まずチームに必要な1つのツールについてお問い合わせください。
どの製品がテスト機能を備えていますか？
はい。Cadence、Siemens EDA、SynopsysはいずれもSilvacoのEDAパートナーです。SmartSpiceはHSPICEとSpectreのデッキをそのまま扱い、ExpertはGDSII、OASIS、LEF/DEF、OpenAccessでレイアウトを受け渡します。Jivaro Proは、任意の抽出ツールによるDSPF、SPEF、Calibre Viewの寄生成分を削減します。
テスト機能によって面積や電力は増えますか？
2つのグループがあり、そのうち1つはMixelのMIPIチームが1998年から開発しています。Mixel PHY IPはMIPI D-PHY、C-PHY、CSI-2、DSIをカバーし、9つのファウンドリ、12のノードでシリコン実証済みです。基盤IPとシステムIPには、スタンダードセル、SRAM、ROM、レジスタファイルのコンパイラ、およびAMBA、I3C、車載ブロックが含まれます。
すべての規格でテスト機能を利用できますか？
Silvacoは、ams AG、GlobalFoundries、ON Semiconductor、TSMC、Tower Semiconductor、UMC、X-FABの7つのファウンドリと提携しています。対応状況はプロセスノードによって異なり、公開PDK一覧にはその一例が掲載されています。対象ノードが掲載されていない場合は、評価を計画する前にお問い合わせください。
関連IP
D-PHY TX+
専用レシーバを介してループバックするトランスミッタ
D-PHY RX+
フルスピードでテストされる特許取得済みレシーバ
MIPI D-PHY
ファウンドリとノード別のトランスミッタ、レシーバ、Universal製品
マルチスタンダード
その他の+付き製品の大部分を含むC-PHY/D-PHYおよびLVDS/D-PHYコンボ
Design IP
ファミリ別の全IPポートフォリオ