SmartSpice
ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション > SmartSpice
SmartSpice：既存のSPICEネットリストを使用できる並列回路シミュレータ
アナログ、ミックスドシグナル、メモリ、カスタムデジタル回路に完全なSPICE精度を提供します。HSPICE®およびSpectre®と互換性があるため、すでに信頼して使用しているデッキとファウンドリモデルをそのまま移行できます。
SmartSpiceの機能
SmartSpiceは、トランジスタレベルの回路設計向けのSilvacoの並列SPICEシミュレータです。HSPICEまたはSpectre用に記述されたSPICEネットリストを直接読み込みます。従来のPSPICEやBerkeley SPICEのファイルも使用できます。ある手法で回路が収束しない場合、SmartSpiceは初期条件を調べ、別のソルバーやステッピングアルゴリズムに切り替えます。その間も精度を維持します。
主な機能
シミュレーションエンジン
SmartSpiceは、事前ではなく実行中にソルバー、ステッピングアルゴリズム、計算手法を選択します。800万個を超える能動デバイスに対応します。
1台のマシンでマルチスレッド実行することも、ネットワーク上のCPUに分散することもできます。大規模な過渡解析では、HPPモードが回路をパーティションに分割し、プレレイアウト、ポストレイアウトのいずれでも複数のコアで並列に解きます。
最適化
目標を設定すると、SmartSpiceがパラメータを調整します。性能指標の最適化では、トリップ点、遅延、電流制限、立ち上がり時間、立ち下がり時間など、.MEASURE文で計算できるあらゆる値を調整できます。複数の目標を同時に扱えます。
関数曲線の最適化は、曲線全体を対象とします。DC、AC、過渡の結果を、TCADシミュレーションや測定から得た目標にフィッティングします。定常状態、周波数領域、時間領域を問わず、解析の種類による制約はありません。対話的な表示で最適化の進行を確認できます。
Verilog-A
必要なモデルがまだ存在しなければ、自分で記述できます。SmartSpiceはVerilog-AMS 2.3.1のすべてのアナログ機能に対応し、シミュレータ内でモデルをデバッグできます。小信号源とノイズ源には、ガウス、指数、ポアソン、カイ二乗、スチューデントのt、アーランの各分布を使用できます。アナログ演算子は、時間積分、微分、偏微分から、transition、slew、ラプラス変換、Z変換まで対応します。
ビヘイビアモデルを用いてPLL、VCO、データコンバータのアーキテクチャをトップダウンで検証し、トランジスタが実装されたら各ブロックをボトムアップで検証できます。シグマデルタコンバータをはじめ、ミックスドシグナル設計内のデジタルブロックも同じ方法で記述できます。完成したモデルをコンパイルして暗号化すれば、ソースを渡さずにお客様へ提供できます。
Rubberband
モデルやデバイスのインスタンスパラメータを単独または複数同時に調整し、回路の応答を即座に確認できます。SmartSpiceまたはGatewayの回路図から実行します。
初期サイジングを、再実行の繰り返しではなく対話的な作業として進められます。設定を保存できるため、次のブロックは前の設定を引き継いで開始できます。Circuit Rubberbandの詳細
フローにおける位置付け
用途
アナログ・ミックスドシグナル回路設計
高精度アナログ・ミックスドシグナルブロック、メモリ、カスタムデジタル、およびフラットパネルディスプレイを構成するTFT画素回路とドライバ回路。
キャラクタライゼーションと最適化
セルライブラリのキャラクタライゼーションを行い、シミュレーション曲線が測定またはTCAD由来の曲線に一致するまで、デバイスと回路のパラメータを調整します。
ビヘイビアモデルとマクロモデルの開発
Verilog-Aでコンパクトデバイスモデルと回路マクロモデルを記述し、シミュレータ内でデバッグして、配布用にコンパイルします。
結果、技術ノート、製品概要
大手半導体企業10社のうち6社がSilvaco EDAを使用しています。SmartSpiceの実際の活用例を詳しく紹介します。いずれもフォーム入力なしでご覧いただけます。
お客様事例
2018年8月
SmartSpiceによる低消費電力メモリコンパイラのキャラクタライゼーション
Mobile Semiconductorは、22nmノード全体でメモリコンパイラをキャラクタライズするために56,000回のSPICE実行を必要としていました。従来のシミュレータフローからSmartSpiceとSmartViewに切り替えた結果、キャラクタライゼーション時間が50%改善したと報告しています。
アプリケーションノート · PDF
2025年7月
SmartSpice HPP：SPICE精度を備えた高性能並列処理
Silvacoのテストでは、パーティションベースのHPPモードが標準のSmartSpiceより最大40倍高速に実行され、最大遅延誤差は約2%でした。あるシミュレーションは約90時間から2.2時間に短縮されました。
製品概要 · PDF
2022年8月
SmartSpice回路シミュレータ
データシートでは、収束と解析のオプション、オプティマイザ、HSPICEとSpectreの互換性、および対応するすべてのデバイスモデルをファミリー別に紹介しています。
インタビュー · 動画
2018年8月
私がSmartSpiceを信頼する理由
数百万台のスマートフォンに搭載されたオーディオ回路を設計したアナログ設計者Martin Mallinsonが、SmartSpiceの対話性、速度、精度について語ります。
ウェビナー
2025年7月
SmartSpice 2021：ベースラインリリースの新機能トップ10
性能とメモリ、新しいインターフェース、SmartSpice RF、Pro、Server、Spectre互換モード、並列.ALTER、モンテカルロ解析の外部サンプリングを紹介します。
アプリケーションノート · PDF
2022年8月
リリースごとの変更点
アプリケーションノート · PDF
2018年8月
局所・大域最適化を用いたSmartSpice回路設計
目標値とパラメータ範囲、性能指標の最適化と関数最適化の比較、および局所手法と大域手法の使い分けについて説明します。
アプリケーションノート · PDF
2025年7月
VA-Debuggerの紹介
SmartSpice内でVerilog-Aデバッガを起動し、条件付きのものを含むブレークポイントを設定する方法を説明します。
ウェビナー
2022年8月
SmartSpiceによる高度なTFTベースのフラットパネル設計
SmartSpiceでのTFTフラットパネル回路設計を、オンデマンドで視聴できる録画で紹介します。
お客様の回路を当社エンジニアにご相談ください
収束しないデッキ、時間がかかりすぎるコーナー実行、またはVerilog-Aで記述する必要がある
モデルをお送りください。アプリケーションエンジニアがお客様とともにSmartSpiceで実行し、
適用できる範囲を明確にご説明します。
SmartSpiceに関する質問
SmartSpiceとは何ですか？
SilvacoのAIを活用した設計製品群に含まれる並列SPICE回路シミュレータです。トランジスタレベルのアナログ・ミックスドシグナル設計に加え、メモリとカスタムデジタル向けに開発されています。HSPICEおよびSpectreのデッキとモデルを直接読み込みます。1台のマシンでのマルチスレッド実行やネットワーク上のCPUへの分散に対応し、単一回路で800万個を超える能動デバイスを扱えます。
SmartSpiceとSmartSpice Proの違いは何ですか？
SmartSpiceは、DC、AC、過渡解析、内蔵最適化、Verilog-A、ラバーバンド調整を備えた汎用シミュレータです。SmartSpice Proは、数百万素子のSRAMおよびTFTディスプレイ回路向けのSilvacoのFastSPICEシミュレータです。回路を分割し、マルチレートのイベント駆動シミュレーションを使用します。解析はDC動作点と過渡解析に限定されます。
SmartSpiceはどのモデル形式に対応していますか？
HSPICEまたはSpectre形式のファウンドリモデルと、HSPICE、Spectre、PSPICE、Berkeley SPICEのSPICEネットリスト形式に対応します。内蔵デバイスモデルはMOSFET、SOI、TFT、MESFET、JFET、ダイオードの各ファミリーをカバーし、BSIM3、BSIM4、BSIM6、FinFET向けBSIM-CMG、PSP、HiSIMなどを含みます。未対応のものはVerilog-Aで追加できます。
ラバーバンド機能とは何ですか？
リアルタイムの回路調整機能です。モデルパラメータとデバイスのインスタンスパラメータを任意に組み合わせて変更すると、再実行を待たずに応答が即座に再描画されます。SmartSpiceのインターフェースまたはGatewayの回路図から起動し、設定を保存して次の回路で再利用できます。
SmartSpiceは目標曲線に合わせて回路を最適化できますか？
はい。ベンチ測定またはTCADから目標曲線を読み込むと、関数曲線の最適化が回路とモデルのパラメータを調整し、シミュレーションによるDC、AC、過渡応答を目標曲線に一致させます。仕様を目標とする場合は、性能指標の最適化により、遅延や電流など複数の値を同時に対象にできます。
SmartSpiceはVerilog-Aに対応していますか？
はい。SmartSpiceはVerilog-AMS 2.3.1のアナログ機能を完全に実装しています。内蔵デバッガにより、シミュレーション実行中にモデルソースへ条件付きのものを含むブレークポイントを設定できます。コンパイルして暗号化したモデルにより、独自のコンパクトモデルやアナログIPを共有する際も、その内部を非公開に保てます。
回路シミュレーションのその他の製品
SmartSpice Pro
SRAMとTFTディスプレイ向けのFastSPICE
SmartView
波形の表示と解析
SmartSpice RadHard
シングルイベント効果と線量率
InVar
IRドロップ・熱解析
Circuit Rubberband
SmartSpiceに内蔵されたリアルタイム調整