存储器编译器
先选择存储器类型，再进行配置
目录中的存储器实例在交付时面积和漏电已固定，您需要在集成时承担这些选择的代价。
编译器采用相反的方式：您设定字数、位宽、列复用和电源模式，它便生成
匹配的实例。因此，同一款 Silvaco 存储器编译器可覆盖 AI
加速器和可穿戴设备等差异很大的设计。
单端口和双端口 SRAM
通用读写存储器，提供低功耗、通用和高性能版本。在 55 nm 及以下节点，小睡和保持模式可在核心保留数据的同时降低漏电。外围电路和核心可采用单电源或双电源供电，并可按需增加写掩码。
目录：12 款编译器 · 7 款单端口、5 款双端口 · TSMC、GlobalFoundries、UMC · 22–130 nm
1 端口和 2 端口寄存器文件
紧邻逻辑的小型高速阵列，采用面向高密度和低功耗的 Silvaco 专有架构。待机、保持和关断模式在唤醒时间与漏电之间进行权衡，字节模式写入可修改字的一部分而不影响其余部分。
目录：5 款编译器 · 3 款单端口、2 款双端口 · TSMC、GlobalFoundries · 22–110 nm
ROM
用于代码和固定数据，通过单层通孔编程，保持高阵列密度和低芯片成本。阵列本身不产生漏电。列复用比范围为 8 至 128。
目录：2 款编译器 · TSMC ULP eFlash · 40 和 55 nm
存储器编译器选型器
查找适用于您的晶圆代工厂和节点的编译器，以及各编译器可生成的容量范围和列复用选项。
GF = GlobalFoundries。容量范围为编译器可生成的最小到最大实例，以位为单位。Mux 表示列
复用。保持表示数据保持模式，短横线表示没有独立的阵列电源。
应用
编译生成的存储器在成熟节点和先进节点上的应用。
边缘计算和 IoT 低功耗设计
面向电池供电器件的低漏电休眠模式，与低功耗基础 IP 配合使用
工业自动化、过程控制和机器人
面向工业器件所采用的高压、BCD 和 eFlash 工艺的存储器
显示驱动器和 DDIC
驱动 IC 内部的 SRAM 和寄存器文件
安全和密码处理器
SRAM 用于工作数据，ROM 用于固定代码
音频和语音处理 ASIC
用于持续监听设计的低漏电缓冲区
根据公开数据进行资质评估
料号、晶圆代工厂和节点均已公开，因此您的 IP
资质评估可在首次沟通之前开始。
19 款编译器
每款均在 PRO IP 目录中有独立料号，范围为 61250 至 61268
TSMC · GlobalFoundries · UMC
当前目录中的晶圆代工厂
22–130 nm
从 GlobalFoundries 22FDX 到 TSMC 130 nm BCD
25+ 年
编译式存储器开发经验，已在数千款设计中实现硅片
Liberty · LEF · GDSII
随每个完成特性表征且通过 DRC/LVS 检查的实例交付
目录 · PDF
2026 年夏季
IP 产品选型指南
按晶圆代工厂、节点和料号列出所有存储器编译器，并与 Silvaco 其他授权 IP 一并展示。
网络研讨会
2026 年夏季
如何使用 Silvaco 存储器编译器设计超低功耗嵌入式存储器
三类编译器背后的架构，以及其密度和漏电指标的来源。
网络研讨会
2026 年夏季
使用 Silvaco 的 55LPx 基础 IP 解决方案实现极低功耗 IoT 设计
GlobalFoundries 55LPx 工艺上的低功耗基础 IP，与编译器 61263 采用相同工艺。
新闻
2026 年夏季
Silvaco 收购 Dolphin Design SAS 的存储器编译器技术
编译器产品线的来源，以及其带来的四分之一世纪低功耗存储器开发经验。
存储器编译器常见问题
什么是存储器编译器？
存储器编译器是一种按字数、字宽、列复用和电源选项等规格生成片上存储器实例的软件。您可获得针对该实例的版图和完整模型集。Silvaco 的编译器可生成单端口和双端口 SRAM、1 端口和 2 端口寄存器文件，以及通孔编程 ROM。
SRAM、寄存器文件和 ROM 有何区别？
SRAM 是具有一个或两个端口的通用读写存储器。寄存器文件是较小的阵列，也具有一个或两个端口，用于高速本地存储。ROM 保存不变的代码或数据，通过一层通孔编程。若您设计的是独立 DRAM 或 NAND，请参见逻辑和存储器。
支持哪些晶圆代工厂和节点？
当前目录列出 19 款编译器：TSMC 40、55、90、110 和 130 nm，包括 eFlash、高压和 BCD 工艺；GlobalFoundries 22FDX、22FDX+ 和 55LPx；以及 UMC 110 nm eFlash。若您的工艺未列出，编译器团队可移植至其他节点。
编译器生成哪些交付物？
每个实例均通过晶圆代工厂认证，并提供 Liberty 时序和功耗模型、LEF 抽象视图及 GDSII 版图，全部完成特性表征且通过 DRC/LVS 检查。这些视图针对您选择的具体配置生成，供设计流程读取，用于存储器的布局、布线和签核。
什么是 BIST 和修复支持？
内建自测试（BIST）使芯片可在制造后测试自身存储器，修复功能则用备用位置替换故障位置。SRAM 和寄存器文件编译器均可选配这两项功能。ECC 位加上灵活的字宽和寻址方式，为集成冗余提供了空间。
编译器如何授权？
授权对象是编译器，而非单个实例，每个目录料号对应一种晶圆代工工艺。因此，您可以生成各项设计所需的配置，从一个实例到数十个实例均可。请向 IP 专家咨询适用于您节点的条款。
相关 IP
SRAM 编译器
具有低漏电模式的单端口和双端口读写存储器。
寄存器文件编译器
支持字节模式写入的 1 端口和 2 端口阵列。
基础 IP
存储器编译器、标准单元和接口 IP。
ROM 编译器
通孔编程 ROM，列复用比为 8 至 128。
标准单元
面向 TSMC、GlobalFoundries 和 UMC 工艺的逻辑库。