寄存器文件编译器
您设置什么，将获得什么
您设置阵列，编译器返回经过特性表征的实例，
配备可直接用于设计流程的 Liberty、LEF 和 GDSII 视图。
架构
Silvaco 自有架构优先考虑密度和低功耗，使宏单元保持较小尺寸。阵列采用分区结构，支持嵌入式开关，并内置待机、保持和关断模式。
配置
可使用单电源，或将外围电路与核心的供电分开。每个实例的字宽和列复用由您设置。此外还提供字节级写入、数据保持模式，以及可选的内建自测试和修复（BIST/R）。
优化
选择低功耗、通用或高性能版本，再通过阈值电压（多 Vt）和工作模式选项，在速度与漏电之间进行调节。
良率
实例经过验证，可容忍全局和局部变异。ECC 位以及灵活的字宽和寻址方式为冗余设计留出空间。
工艺覆盖范围
编译器技术覆盖 180 nm 至 22 nm：180、152、130、110、90、85、65、55、40、28 和 22 nm。支持 G、LP 和 SOI CMOS，以及高压、BCD 和 eFlash 晶圆代工工艺。目前有五款编译器投入生产，各有独立料号。需要未包含在其中的节点？Silvaco 可将编译器移植到该节点。
从全速到关闭的四种电源模式
模式越深，阵列漏电越低，
唤醒时间也越长。请根据各段空闲时间选择合适模式。
| 模式 | 核心 | 外围电路 | 状态 | 唤醒 | 相对于待机的漏电 |
|---|---|---|---|---|---|
| 活动 | 以 Vdd 供电 | 以 Vdd 供电 | 执行读写。产生动态功耗及少量漏电。 | — | — |
| 待机 | 以 Vdd 供电 | 以 Vdd 供电 | 保持供电，不访问。无动态功耗。 | 快速 | 1.00× |
| 保持 | 低于 Vdd | 关闭 | 核心保持在可保留数据的最低电压。 | 较慢，需要外围电路重新上电 | 0.54× |
| 关断 | 关闭 | 关闭 | 核心和外围电路关闭。内容丢失。 | 最慢 | 最低 |
这些工作模式可使功耗最多降低 50%。
寄存器文件 IP 的适用场景
小型片上存储器和流水线寄存器
阵列最小可为 64 位，可按需求确定大小并放置在读取它的逻辑附近。
低功耗嵌入式设计
保持模式在保存数据的同时，将漏电降至待机的 0.54×；关断模式关闭核心和外围电路。
SRAM 开销过高的设计
对于小到不适合采用 SRAM 的阵列，密度优先架构可降低占用面积。
多端口访问需求
2 端口编译器具有独立的读写端口，适用于 TSMC 55 nm HV 和 ULP eFlash。
当前目录中的寄存器文件编译器
五款编译器各自对应一种晶圆代工工艺和一个料号。咨询授权时请提供料号。
| 晶圆代工厂 | 工艺 | 存储器类型 | 保持 | 容量（位） | MUX | 电源 (V) | 料号 |
|---|---|---|---|---|---|---|---|
| GlobalFoundries | 22 nm FDX | 1 端口寄存器文件 | 否 | 128–40k | 8 | 0.8 | 61250 |
| TSMC | 55 nm ULP eFlash | 1 端口寄存器文件 | 是 | 64–32k | 2, 4 | 1.2 | 61256 |
| TSMC | 55 nm HV | 2 端口寄存器文件 | 否 | 1k–640k | 4 | 1.2 | 61257 |
| TSMC | 55 nm ULP eFlash | 2 端口寄存器文件 | 否 | 128–64k | 4 | 1.2 | 61258 |
| TSMC | 110 nm HV | 1 端口寄存器文件 | 否 | 128–20k | 4, 8 | 1.5 | 61265 |
容量以位为单位。工艺未列出？IP 专家可评估移植范围。
验证依据和资源
Silvaco 的编译式存储器已在数千款设计和
数百万片晶圆上通过硅验证。
25 年
编译式存储器设计经验
12
已部署这些编译器的晶圆代工厂和 IDM
180–22 nm
可用的技术节点
0.54×
保持模式相对于待机的漏电
最高 50%
通过工作模式降低的功耗
目录 · PDF
2026 年夏季
Silvaco IP 目录
按晶圆代工厂、工艺和料号列出五款寄存器文件编译器，并提供各自的保持、容量、列复用和电源参数。
网络研讨会
2026 年夏季
如何使用 Silvaco 存储器编译器设计超低功耗嵌入式存储器
面向存储器预算受漏电影响的团队的录播课程。
新闻
2026 年夏季
Silvaco 收购 Dolphin Design SAS 的存储器编译器技术
编译器的来源。Dolphin Design 提供超低功耗、高密度存储器编译器的历史已超过 25 年。
寄存器文件编译器常见问题
什么是寄存器文件编译器？
寄存器文件编译器将字数、字宽和列复用等少量参数转换为完整的寄存器文件存储器实例。Silvaco 的版本采用密度优先、低功耗架构，生成 1 端口和 2 端口实例。每个实例均针对其晶圆代工工艺完成特性表征并通过 DRC/LVS 检查，随附 Liberty、LEF 和 GDSII 视图。
何时应使用寄存器文件而非 SRAM？
寄存器文件通常适用于紧邻逻辑、频繁访问的小型阵列，例如流水线寄存器。Silvaco 的寄存器文件架构面向高密度和低功耗，使这些小型阵列保持紧凑。对于难以确定选型的阵列，IP 专家可对比您工艺上的寄存器文件和 SRAM 实例。
1 端口与 2 端口有何区别？
在 1 端口寄存器文件中，读写共用一个端口，因此每个周期只能执行其中一种操作。2 端口寄存器文件为读写分别提供端口，因此可在同一周期读取一个地址并写入另一个地址。当前目录包含三款 1 端口编译器和两款 2 端口编译器。
支持哪些节点和工艺？
编译器技术覆盖 180 nm 至 22 nm，支持 G、LP 和 SOI CMOS，以及高压、BCD 和 eFlash 工艺。当前目录有五款编译器，适用于 GlobalFoundries 22FDX 和 TSMC 55 nm、110 nm。对于其他节点，IP 专家可评估移植范围。
提供哪些电源模式？
四种：活动、待机、保持和关断。待机模式保持供电但不访问，唤醒速度快。保持模式关闭外围电路，并以能够保留数据的最低电压维持核心，漏电为待机的 0.54×；关断模式关闭两者，存储内容丢失。
字节模式有何作用？
采用字节模式时，写入仅修改您选定的字节，字的其余部分保持不变，因此逻辑无需先读回整个字即可更新其中一部分。这是寄存器文件编译器的写入选项，请确认计划授权的编译器和工艺是否支持。
相关 IP
SRAM 编译器
单端口和双端口 SRAM 实例
ROM 编译器
同一编译器系列的只读存储器
存储器编译器
并列比较 SRAM、寄存器文件和 ROM 编译器
基础 IP
标准单元库、I/O 和 ESD，以及存储器编译器