회로 시뮬레이션
홈 > 제품 및 워크플로 > AI 기반 설계 > 회로 시뮬레이션
회로 시뮬레이션 및 SPICE 시뮬레이션
아날로그, 혼성 신호, 메모리 및 디스플레이 회로용 SPICE 시뮬레이션 소프트웨어입니다. 설계에 필수적인 부분에는 완전한 트랜지스터 수준 정확도를, 회로가 너무 큰 경우에는 FastSPICE를 제공합니다.
SPICE 시뮬레이션의 역할
SPICE 시뮬레이터가 계산하는 항목
SPICE 시뮬레이터에 넷리스트와 각 소자의 콤팩트 모델을 입력합니다. 모델은 보통 파운드리 PDK에서 제공합니다. 시뮬레이터는 바이어스점, 주파수 범위 또는 시간 단계별로 모든 노드의 전압과 모든 분기의 전류를 계산합니다. 결과로 얻는 파형이 설계 검토의 기준이 됩니다.
트랜지스터 수준 정확도가 중요한 이유
디지털 게이트는 지연으로 추상화할 수 있지만 밴드갭, PLL 또는 데이터 컨버터는 그렇게 할 수 없습니다. 이들의 통과 여부는 트랜지스터 수준에서만 나타나는 오프셋, 잡음 및 바이어스 전류에 달려 있습니다. 따라서 아날로그 사인오프에는 여전히 SPICE 시뮬레이션이 필요하며 입력 모델은 솔버만큼 중요합니다.
규모가 커지면 달라지는 점
SRAM 어레이나 디스플레이 패널에는 수백만 개의 소자가 있으며, 매 시간 단계마다 모든 소자를 계산하는 것은 현실적이지 않습니다. 따라서 작업을 여러 코어에 분산하거나 회로를 분할하여 변화가 적은 부분을 더 큰 시간 간격으로 실행합니다. SmartSpice는 전자를, SmartSpice Pro는 후자를 담당합니다.
해결할 문제에 맞는 도구 선택
SmartSpice
완전한 트랜지스터 수준의 결과가 사인오프를 결정하는 회로용 병렬 SPICE 시뮬레이터로, HSPICE 및 Spectre 덱을 실행합니다.
SmartSpice Pro
각 소자를 완전히 해석하는 것보다 처리 용량이 중요한 수백만 소자 규모의 SRAM 및 TFT 디스플레이 회로용 FastSPICE.
SmartView
실행 중 또는 실행 후 아날로그, RF, 디지털 및 혼성 신호 결과의 파형을 표시하고 측정합니다.
SmartSpice 엔진을 기반으로 단일 사건 효과와 선량률을 다루는 방사선 분석.
InVar
단일 블록부터 전체 칩까지 아날로그 및 혼성 신호 설계의 IR 강하, 일렉트로마이그레이션 및 열 분석.
SmartSpice 기능
Circuit Rubberband
회로 실행 중 모델 및 인스턴스 파라미터를 조정하고 각 변경에 따라 파형이 바뀌는 모습을 확인합니다.
완전한 SPICE 정확도와 FastSPICE 처리 용량 중 무엇이 필요한가요?
회로가 허용할 수 있는 근사 수준과 회로 자체의 크기에 따라 결정됩니다.
두 도구 모두 동일한 파운드리 모델을 읽으므로 어떤 도구를 선택해도 플로를 다시 구성할 필요가 없습니다.
완전한 SPICE 정확도
SmartSpice
중요한 넷, 정밀 아날로그 블록, 커스텀 디지털 로직 또는 특성화할 셀 라이브러리처럼 트랜지스터 수준의 결과만 허용되는 경우 SmartSpice를 선택하세요. 내장된 국부 및 전역 최적화와 함께 DC, AC, 과도 및 잡음 분석을 제공합니다. 여러 솔버와 스테핑 알고리즘으로 800만 개 이상의 능동 소자를 포함한 회로의 수렴을 지원합니다.
FastSPICE 처리 용량
SmartSpice Pro
SRAM 어레이나 TFT 패널처럼 회로가 수백만 개의 요소로 구성되고 대부분이 반복되는 경우 SmartSpice Pro가 적합합니다. 활성 및 비활성 파티션을 서로 다른 속도로 실행하고 파티션별 정확도를 설정합니다. DC 동작점과 과도 분석을 지원하며, AC 및 잡음 분석은 SmartSpice에서 수행합니다.
중간 수준의 솔루션이 필요한가요? SmartSpice의 HPP 모드는 여러 코어에 걸쳐 과도 시뮬레이션을 병렬 실행하여
고속 아날로그 성능을 제공하며, 정확도 허용오차는 직접 설정할 수 있습니다.
지원하는 회로
아날로그 및 혼성 신호 설계
완전한 SPICE 실행으로 사인오프하고 주변의 동작 블록은 Verilog-A로 모델링하는 밴드갭, PLL 및 데이터 컨버터의 아날로그 회로 시뮬레이션.
SRAM 및 메모리
메모리 어레이 및 컴파일러 특성화. 하나의 공정 노드에서 수만 회의 코너 실행이 필요한 경우가 많습니다.
내방사선 설계
파운드리의 기존 모델을 사용하고 Silvaco 공정 및 소자 시뮬레이션과 연계하는 단일 및 다중 비트 업셋과 선량률 효과.
IR 강하 및 열 사인오프
설계를 변경할 수 있을 만큼 이른 백엔드 단계에서 전체 칩의 공급 전압 강하와 자기 발열을 검사합니다.
HSPICE 또는 Spectre 플로에 통합
넷리스트
SmartSpice는 HSPICE 및 Spectre 덱을 불러오고 해당 분석 기능과 결과 형식을 지원합니다. 기존 PSPICE 및 Berkeley SPICE 넷리스트도 사용할 수 있어 현재 보유한 시뮬레이터와 함께 운용할 수 있습니다.
소자 모델
파운드리가 제공하는 HSPICE 및 Spectre 모델은 SmartSpice와 SmartSpice Pro에서 직접 불러올 수 있으며, TFT, OTFT, SOI, HBT, FRAM 및 FinFET 기술용으로 보정된 모델 라이브러리를 활용할 수 있습니다. 커스텀 모델은 Verilog-AMS 2.3.1의 아날로그 기능을 지원하는 Verilog-A로 입력합니다. SmartSpice Pro는 TMI도 지원합니다.
Cadence ADE 및 Synopsys 도구
SmartSpice는 Cadence ADE 내부에서 Spectre 호환 모드로 실행되며, Synopsys 플로에서 생성한 HSPICE 넷리스트와 모델을 읽습니다.
결과 및 연산
LSF 또는 Sun Grid를 통해 작업을 제출하면 SmartSpice가 몬테카를로 및 .ALTER 실행을 네트워크 CPU에 분산합니다. SmartView는 FSDB, Spectre PSF, Touchstone 및 Liberty 데이터를 포함한 결과를 엽니다.
실제 SPICE 시뮬레이션 실행 결과
Silvaco EDA는 이미 세계 최대 반도체 기업 10곳 중 6곳에서 사용되고 있으므로, 여러분이 처음으로 도입하는 팀은 아닙니다.
고객 사례
2018년 8월
고객 사례: SmartSpice를 활용한 차세대 저전력 메모리 시스템 개발
Mobile Semiconductor는 메모리 컴파일러 특성화를 SmartSpice와 SmartView로 이전했습니다. 하나의 22nm 노드에 56,000회의 SPICE 실행이 필요했고, 특성화 시간은 50% 개선되었으며, 기존 제어 파일과 .MEASURE 문을 그대로 사용할 수 있었습니다.
릴리스 노트 · PDF
2025년 7월
SmartSpice 2022 기준 릴리스의 10대 신규 기능
5.0.3.R에서 5.2.0.R로 전환하면서 최대 25배의 속도 향상을 제공하는 새 솔버가 추가되었습니다. 개선된 GUI, 내장 텍스트 편집기, SmartSpice RF 및 Pro 업데이트, Cadence ADE 내 Spectre 호환성 개선도 포함되었습니다. 현재 SmartSpice는 5.9.2.R로 제공됩니다.
릴리스 노트 · PDF
2022년 8월
Silvaco의 비교 실행에서 5.0.3.R은 1,124초에 완료되었고 4.44.3.R은 4,766초가 걸렸으며, 메모리 사용량은 약 9분의 1이었습니다.
애플리케이션 노트 · PDF
2018년 8월
포스트 레이아웃 45nm SRAM에서 Jivaro 축소와 Turbo 모드를 함께 적용한 HPP는 실행 시간을 약 90시간에서 2.2시간으로 줄였으며, 전력 측정 차이는 1% 이내였습니다. 이 노트는 프리 및 포스트 레이아웃 작업 설정을 다룹니다.
웨비나
2025년 7월
디스플레이 백플레인에서 4단자 TFT 모델이 중요한 이유와 Flex Modeling이 SPICE 수준에서 잔상을 재현하는 방법을 설명합니다.
애플리케이션 노트 · PDF
2022년 8월
SmartSpice SEU 모듈
단일 사건 업셋의 발생 원인, Messenger 전류 모델이 입자 충돌을 표현하는 방법, .RAD 문으로 이를 SmartSpice에 적용하는 방법을 설명합니다.
평가 또는 실행 지원
SmartSpice 평가
문제가 있는 회로의 덱, 파운드리 모델, 수렴하지 않는 과도 분석을 준비하여 Silvaco 애플리케이션 엔지니어와 상담하세요.
다운로드 및 문서
설치 프로그램, 릴리스 노트 및 매뉴얼은 계정이 필요한 Silvaco 고객 포털에서 제공합니다. SmartSpice, SmartView 및 Gateway는 2025 기준 릴리스의 IC Design 패키지에 함께 포함됩니다.
SPICE 시뮬레이션 관련 질문
SPICE 시뮬레이션이란 무엇인가요?
SPICE 시뮬레이션은 넷리스트와 콤팩트 소자 모델에서 모든 노드 전압과 분기 전류를 계산하여 회로 동작을 예측합니다. DC 동작점, 주파수 범위 또는 시간에 따라 분석합니다. 상위 수준의 추상화로는 밴드갭의 오프셋이나 PLL의 지터를 포착할 수 없으므로 아날로그 및 혼성 신호 사인오프는 여전히 SPICE에 의존합니다.
SPICE와 FastSPICE의 차이는 무엇인가요?
SPICE는 매 시간 단계마다 모든 소자를 계산하므로 정확하지만 실행 가능한 회로 크기에 한계가 있습니다. FastSPICE는 회로를 분할하고 비활성 부분을 덜 자주 시뮬레이션하여, 제어된 수준의 정확도를 처리 용량과 절충합니다. Silvaco의 FastSPICE 엔진인 SmartSpice Pro는 수백만 요소 규모의 메모리 및 디스플레이 회로를 위해 개발되었습니다.
설계에 어떤 Silvaco 시뮬레이터를 사용해야 하나요?
회로에 따라 다릅니다. 정확도가 결과를 결정하는 작업에는 SmartSpice, 대규모 SRAM 어레이와 TFT 패널에는 SmartSpice Pro가 적합합니다. SmartSpice RadHard는 방사선 효과를, InVar는 IR 강하와 열을 다룹니다. SmartView는 전체 SmartSpice 제품군의 파형 뷰어입니다.
Silvaco 시뮬레이터를 Cadence 또는 Synopsys 플로에서 실행할 수 있나요?
예. SmartSpice는 Spectre 호환 모드에서 Cadence ADE의 시뮬레이터로 통합됩니다. Synopsys 플로에서는 형식으로 연결합니다. HSPICE 덱과 모델을 SmartSpice에 불러오고, HSPICE 및 FSDB 파형을 SmartView에서 열어 기존 설정을 유지할 수 있습니다.
어떤 넷리스트 및 모델 형식을 지원하나요?
SmartSpice는 HSPICE, Spectre, PSPICE 및 Berkeley SPICE 넷리스트와 BSIM3, BSIM4, BSIM6 및 FinFET용 BSIM-CMG를 포함한 파운드리 HSPICE 및 Spectre 모델을 읽습니다. 커스텀 및 동작 모델은 Verilog-A로 처리하고 SmartSpice Pro는 TMI를 추가 지원합니다. 결과 측면에서 SmartView는 SmartSpice 원시 파일, HSPICE, Spectre PSF, FSDB, Touchstone 및 VCD를 지원합니다.
내방사선 회로 시뮬레이션은 무엇이 다른가요?
입자 충돌이나 선량률 펄스는 회로가 원래 처리하도록 설계되지 않은 전류를 주입합니다. SmartSpice RadHard는 추가 하위 회로 대신 표준 소자 모델의 컴파일된 버전에 해당 물리 현상을 통합합니다. .RAD 문으로 분석을 호출하고 넷리스트 수정 없이 기존 파운드리 모델에서 실행합니다.
AI 기반 설계의 다른 제품
Analog and Custom IC
넷리스트가 생성되고 다시 반영되는 환경 — Gateway는 회로도에서 SmartSpice를 구동하고 Jivaro는 시뮬레이션할 포스트 레이아웃 넷리스트를 축소합니다.
Design IP
직접 설계하고 시뮬레이션하는 대신 라이선스로 도입하는 실리콘 — Mixel PHY IP, 파운데이션 및 시스템 IP