홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 인터페이스 IP

인터페이스 IP: 범용 I/O 및 고속 LVDS

SoC I/O 링용 Silvaco 인터페이스 IP입니다. 범용 I/O 라이브러리와 실리콘에서 검증된 2 Gbps LVDS 트랜시버를 통합 플로에 전달하기 전에 검증하여 제공합니다.

라이브러리 구성

대부분의 핀에는 범용 I/O가 필요합니다. 고속 핀과
특정 표준을 따르는 핀에는 더 특화된 I/O가 필요합니다.

LVDS 고속 I/O

최대 1 GHz 및 2 Gbps 차동 링크용 송신기와 수신기 쌍입니다. 프리엠퍼시스는 프로그래밍 가능하고 PVT 보상이 내장되어 있습니다. RX와 TX 모두에서 공통 모드를 지원하는 온칩 종단을 제공하므로 외부 종단 저항이 필요하지 않습니다. 실리콘 검증과 DFT 적합성을 갖추고 2 kV HBM ESD를 지원합니다.

범용 I/O

나머지 핀을 위한 범용 GPIO IP입니다. 구동 강도와 슬루율을 설정할 수 있습니다. 슈미트 트리거와 ESD 보호가 셀에 내장되어 있으며 SSO 잡음 분석 문서가 함께 제공됩니다.

특수 I/O

일부 핀은 특정 표준을 따르거나 특수한 환경에서 동작해야 합니다. Silvaco는 LVDS와 함께 DDR 메모리 인터페이스에 사용하는 스텁 직렬 종단 로직인 SSTL, 극저온 응용용 I/O를 제공합니다. 사용하는 공정의 사양은 IP 전문가에게 문의하세요.

LVDS PHY를 찾고 계신가요?

같은 네 글자이지만 다른 제품입니다. Silvaco의 LVDS I/O는 패드의 송신기 및 수신기 셀입니다. Silvaco 계열사 Mixel은 병렬 데이터를 직렬 링크로 전송하는 LVDS 직렬화기 및 역직렬화기 PHY를 라이선스 제공합니다. 해당 기능이 필요하면 LVDS를 참조하세요. Mixel의 MIPI PHY도 같은 제품군에 속합니다.

라이브러리 적용 분야

칩 간 고속 링크

보드의 소자 간 최대 2 Gbps 차동 LVDS 신호 전달

디스플레이 및 이미징 인터페이스

디스플레이, 프린터 및 유사한 고속 데이터 경로를 구동하는 LVDS I/O

범용 SoC I/O 링

프로그래밍 가능한 구동 강도로 조정하는 패드 링의 대부분

자동차 및 산업용 온도 범위

LVDS I/O의 −40~125 °C 동작

공개 수치 및 제공 산출물

Silvaco는 특정 파운드리에 종속되지 않도록 인터페이스 코어를 설계하며,
LVDS I/O는 실리콘에서 검증되었습니다.

2 Gbps

최대 1 GHz에서의 LVDS 데이터 전송률

2 kV HBM

LVDS I/O의 ESD 정격

−40~125 °C

LVDS I/O 동작 범위

IBIS · LEF · GDSII

타이밍 데이터 및 데이터시트와 함께 제공

제품 소개서 · PDF

2026년 여름

LVDS I/O IP 고주파 트랜시버

LVDS I/O의 주요 기능, 제공 산출물 및 동작 범위를 한 페이지로 정리한 자료.

사용 공정과 비교 확인

파운드리, 노드 및 필요한 핀을 IP 전문가에게 알려주세요. 해당 공정의
성능, 면적 및 전력 수치와 사용 가능 여부에 대한
명확한 답변을 받을 수 있습니다. 같은 상담에서 라이선스 조건도 확인할 수 있으며,
Silvaco 컨트롤러 및 PHY IP와 이 셀들이 어떻게 연결되는지 알고 싶다면 기술 설명을 요청하세요.

인터페이스 IP 관련 질문

인터페이스 IP란 무엇인가요?

인터페이스 IP는 칩 안팎으로 신호를 전달하는 라이선스 회로입니다. 패드 수준에서는 ESD 보호를 갖춘 Silvaco 범용 I/O와 2 Gbps LVDS 같은 I/O 셀을 뜻합니다. 상위 계층에는 Mixel PHY와 AMBA 및 I3C 같은 버스 컨트롤러가 있으며 모두 Design IP에서 다룹니다.

범용 I/O는 칩의 대부분 핀을 담당하며 프로그래밍 가능한 슬루율과 구동 강도, ESD 보호 및 내장 슈미트 트리거를 제공합니다. 특수 I/O는 최대 2 Gbps 고속 LVDS, DDR 메모리 인터페이스용 SSTL, 극저온 동작 I/O 등 특정 용도로 설계됩니다.

계층이 다릅니다. I/O 측에서는 최대 2 Gbps 링크를 위해 프리엠퍼시스, 내장 종단 및 ESD 보호를 갖춘 패드 셀 자체를 도입합니다. Mixel LVDS IP는 병렬 데이터와 직렬 데이터를 변환하는 4채널 직렬화기 및 역직렬화기 PHY이며, 부품과 공정에 따라 700~1000 Mbps로 명시됩니다.

LVDS I/O는 인체 모델(HBM) 기준 2 kV 정격입니다. 범용 I/O에도 ESD 보호가 포함됩니다. 보호 수준은 공정과 패드 구성에 따라 다르므로 패드 링을 확정하기 전에 설계의 정격을 확인하세요.

Silvaco는 LVDS I/O의 동작 범위를 −40 °C~125 °C로 지정하며, 산업용 및 많은 자동차 설계를 포괄합니다. 범용 I/O의 범위나 두 라이브러리의 자동차 인증 등급은 응용 정보를 준비하여 IP 전문가에게 문의하세요.

LVDS I/O는 최대 1 GHz에서 최대 2 Gbps를 지원합니다. 송신기의 프리엠퍼시스는 프로그래밍 가능하므로 구동 채널에 맞춰 신호를 조정할 수 있고, 보상 블록이 PVT에 따른 변화를 억제합니다. 전체 성능, 면적 및 전력 사양은 요청 시 제공합니다.

LVDS

Mixel 직렬화기 및 역직렬화기 PHY IP

LVDS 직렬화기

Mixel 송신 측 LVDS PHY

LVDS 역직렬화기

Mixel 수신 측 LVDS PHY

표준 셀

CORE, PMK 및 ECO 라이브러리, 28~180 nm

파운데이션 IP

표준 셀, 메모리 컴파일러 및 인터페이스 IP