테스트 용이성
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 테스트 용이성
IP 테스트 용이성: PHY IP용 최대 속도 내부 루프백
현재 Silvaco가 제공하는 Mixel D-PHY 송신기 및 수신기는 양산 현장과 완제품 시스템에서 SoC 내부의 자체 링크를 최대 데이터 전송률로 검사합니다.
PHY에 기본 내장된 테스트 기능
링크 결함을 뒤늦게 발견하면 재설계 및 재제작 비용이 발생할 수 있습니다. PHY에 테스트 기능이 없으면 실제 데이터 전송률의 링크 검사를
직렬 핀에 연결된 테스터가 담당하거나, 추가 면적이 필요한 Universal 구성을 사용해야 합니다. 플러스
구성은 라이선스로 도입하는 블록 자체에 IP 테스트 기능을 포함합니다.
D-PHY TX+
송신기에 루프백용 수신기가 내장되어 칩 내부에서 최대 속도로 자체 검사합니다. 일반 TX보다 면적이 약 10% 늘어나지만 Universal 구성보다 약 30% 작고 누설 전력도 40% 적습니다. CSI-2, DSI 및 DSI-2를 지원하도록 설계되었습니다.
D-PHY RX+
완전한 Universal 레인 대신 몇 개의 간소화된 송신기가 수신기의 데이터 레인을 최대 속도로 테스트합니다. 특허받은 설계로, Universal보다 면적은 약 35%, 누설 전력은 약 50% 적습니다.
플러스의 의미
Silvaco 카탈로그의 모든 TX+ 및 RX+ 부품은 최대 속도 내부 루프백을 제공합니다. 루프는 직렬 핀의 부하와 분리되어 링크의 실제 데이터 전송률로 동작합니다. 양산 및 시스템 내 최대 속도 테스트와 아날로그 테스트 버스도 제공합니다.
실제 속도의 링크 테스트가 필요한 경우
대량 생산에서 각 다이를 최대 데이터 전송률로 검사하는 PHY 인터페이스 양산 테스트입니다.
시스템 내 진단 및 아날로그 테스트 버스를 사용하는 실리콘 초기 구동과 디버그입니다.
안전이 중요한 자동차 및 의료용 부품처럼 외부 테스터가 인터페이스에 접근할 수 없는 설계입니다.
다음 공정에서 양산 적용 가능
Mixel은 최초로 D-PHY를 실리콘에 구현했으며, MIPI PHY 개발은 1998년으로 거슬러 올라갑니다. 현재 카탈로그의 플러스 부품을 파운드리 및 노드별로 소개합니다.
TSMC: N5, N6, 16FFC, 22ULL, 28HPC+, 40ULP, 65LP, 90LP
Samsung: 28FDSOI
GlobalFoundries: 22FDX+
ST: 28FDSOI, 40LP
UMC: 40ULP
~30% · ~40%
Universal 대비 D-PHY TX+의 면적 및 누설 전력 감소
~35% · ~50%
특허받은 D-PHY RX+의 동일한 비교 수치
100%
테스트 커버리지: 전체 RX+ 및 TX+ 하드 매크로 블록
미국 특허 10,289,511
D-PHY RX+ 구현에 대해 등록
고객 · Mixel MIPI IP(D-PHY 부품)
2025년 11월
indie
indie는 자동차용 레이더 프로세서와 MMIC를 개발하며 MIPI IP 공급업체로 Mixel을 선택했습니다. 라이선스로 도입한 제품은 기능 안전 산출물과 안전 매뉴얼을 포함한 ASIL-B MIPI D-PHY CSI-2 송신기 및 수신기 IP입니다.
“레이더 포트폴리오를 확장하고 효율적이며 확장 가능한 ADAS 아키텍처 솔루션을 구현하기 위해 엄격한 자동차 요구 사항을 지원할 수 있는 MIPI IP 공급업체가 필요했습니다. Mixel과의 오랜 파트너십 및 풍부한 자동차 분야 경험을 바탕으로 Mixel의 역량과 신뢰성을 전적으로 확신했습니다.”
Peter Gulden, indie 레이더 시스템 및 소프트웨어 부문 수석부사장(EVP)
카탈로그 · PDF
2026년 여름
PRO IP 제품 선택 가이드
모든 플러스 부품을 파운드리, 공정 노드 및 부품 번호별로 정리했습니다.
보도자료
2025년 11월
이제 PRO IP로 제공되는 Mixel MIPI PHY IP
2015년에 발표되어 현재 미션 크리티컬 양산 설계에 사용되는 특허받은 D-PHY RX+를 포함합니다.
사용 중인 노드의 지원 여부를 확인하세요
IP 전문가에게 설계 대상 MIPI 표준, 파운드리 및 공정 노드를 알려주세요.
해당 공정용 플러스 부품의 유무와 라이선스 방식을 안내합니다. 또는 D-PHY 테스트 용이성에 대한
기술 설명을 예약하세요.
IP 테스트 용이성 관련 질문
IP 테스트 용이성이란 무엇인가요?
IP 테스트 용이성은 제조 테스트와 출하 후에 칩이 자체 인터페이스를 검사하도록 IP 자체에 설계된 테스트 회로를 뜻합니다. Mixel MIPI PHY IP는 루프백 BIST를 포함한 내장 DFT 기능을 제공합니다. TX+ 및 RX+에서는 양산 및 현장에서의 실제 동작 속도 테스트와 아날로그 테스트 버스로 확장됩니다.
Mixel 부품의 플러스 접미사는 무엇을 뜻하나요?
현재 플로를 얼마나 유지하려는지에 따라 달라집니다. Expert는 기존 Virtuoso 기술 파일 데이터를 가져오고 OpenAccess를 양방향으로 처리하며 사인오프 DRC를 위해 Calibre RealTime과 연계합니다. 자신의 레이어에서 자체 블록을 사용해 시험하는 것이 공정한 평가 방법입니다.
최대 속도 내부 루프백이란 무엇인가요?
예. 업데이트와 지원이 포함된 도구별 라이선스를 취득할 수 있기 때문입니다. 기간제 라이선스는 도구별로 1년, 2년 또는 3년 동안 제공되며 서버에서 네트워크 전체에 플로팅 방식으로 배포됩니다. 가격은 공개되지 않으므로 팀에 가장 먼저 필요한 도구부터 문의하십시오.
어떤 부품에 테스트 기능이 포함되나요?
예. Cadence, Siemens EDA, Synopsys는 모두 Silvaco EDA 파트너입니다. SmartSpice는 HSPICE 및 Spectre 덱을 그대로 사용하며 Expert는 GDSII, OASIS, LEF/DEF 또는 OpenAccess로 레이아웃을 교환합니다. Jivaro Pro는 어떤 추출기에서 생성된 DSPF, SPEF, Calibre View 기생 성분도 축소합니다.
테스트 기능으로 면적이나 전력이 증가하나요?
두 그룹이 있으며 그중 하나는 Mixel의 MIPI 팀이 1998년부터 개발해 왔습니다. Mixel PHY IP는 MIPI D-PHY, C-PHY, CSI-2, DSI를 포함하며 9개 파운드리의 12개 노드에서 실리콘으로 검증되었습니다. 기반 및 시스템 IP에는 표준 셀, SRAM, ROM, 레지스터 파일 컴파일러와 AMBA, I3C, 차량용 블록이 포함됩니다.
모든 표준에서 테스트 기능을 사용할 수 있나요?
Silvaco는 ams AG, GlobalFoundries, ON Semiconductor, TSMC, Tower Semiconductor, UMC, X-FAB의 7개 파운드리와 협력합니다. 지원 범위는 공정 노드에 따라 다르며 공개된 PDK 표에 일부가 나열되어 있습니다. 노드가 목록에 없으면 평가를 계획하기 전에 문의하십시오.
관련 IP
D-PHY TX+
자체 수신기를 통해 루프백하는 송신기
D-PHY RX+
최대 속도로 테스트하는 특허받은 수신기
MIPI D-PHY
파운드리 및 노드별 송신기, 수신기 및 Universal 부품
Multi-Standard
나머지 플러스 부품 대부분을 포함하는 C-PHY/D-PHY 및 LVDS/D-PHY 콤보
Design IP
제품군별 전체 IP 포트폴리오