• Webinars

커맨드 파일을 사용한 DTCO (Design Technology Co-Optimization) 관리

이번 시간에 커맨드 파일 및 GDSII 레이아웃을 이용한 설계 기술 공동 최적화 (Design Technology Co-Optimization, DTCO) 실험 세트의 생성, 물리 기반 3D 능동 소자와 BEOL (Back End Of Line) 인터커넥트 셀 레벨 구조의 활용, 최종 Spice 회로 시뮬레이션을 위한 능동 소자 Spice 모델 파라미터 및 RC 기생 성분 추출 등을 설명합니다. FinFET 기반 기술을 예제로 사용하지만, 다른 기술 유형도 사용할 수 있습니다.

다음 사항을 살펴봅니다.

플로우의 다양한 섹션을 담당하는 각각의 엔지니어들이 다른 부분의 구문에 대해 제한된 지식만 가지고 있더라도, 모든 부서가 최종적인 회로 성능에 대한 변화의 영향을 직접 볼 수 있으므로, 이를 통해 회로 설계에서 다른 부서의 엔지니어들 간의 소통에 어떻게 도움이 되는지 살펴봅니다.

예를 들어, 공정 엔지니어는 다른 공정 플로우로 실험하여 해당 시뮬레이션 섹션만 수정하여, 소자 물리학, 백-엔드 설계 또는 Spice 회로 구문에 대한 필수 지식 없이 입력 커맨드 파일을 다시 실행하고른 공정 플로우로 실험하여 해당 시뮬레이션 섹션만 수정하여, 소자 물리학, 백-엔드 설계 또는 Spice 회로 구문에 대한 필수 지식 없이 입력 커맨드 파일을 다시 실행하고, 설계의 변경이 인터커넥트 기생 효과 등의 최종 회로 성능에 미치는 영향을 확인할 수 있습니다.

DTCO 커맨드 플로우의 모든 섹션과 필요한 단계를 자세히 설명합니다.

발표

Derek Kimpton 박사는 실바코 본사의 TCAD 수석 애플리케이션 엔지니어로서 21년 이상 근무하였습니다.

게르마늄 주입을 이용한 SiGe 레이어의 합성 타당성을 연구하였으며, 사파이어 및 기타 SOI 기술에 대한 방사선 내성 실리콘의 특성화에 주력하였습니다. 런던 킹스 칼리지의 박사과정에서 재료 분석, 제작 장비 설계, 테스트 마스크 세트 제작 등 갈륨 인듐 비소 트랜지스터의 전체 공정 개발및 전기적 특성화를 연구하였습니다.

일시: 2019년 5월 1일
장소: 온라인
시각: 3:00am-4:00am (한국 시각)
언어: 영어

참석 대상

물리 기반 시뮬레이션을 사용한 전체 소자 설계 플로우의 공동 최적화에 필요한 레이아웃, 공정, 소자, BEOL, MEOL 또는 회로 설계 솔루션에 관심있는 엔지니어, 경영진 및 학자.