メモリコンパイラ
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > メモリコンパイラ
組み込みメモリコンパイラ：SRAM、レジスタファイル、ROM
Silvacoのメモリコンパイラは、SoCに適したSRAM、レジスタファイル、ROMのインスタンスを生成します。カタログ製品に合わせて設計するのではなく、オンチップメモリを構成したい設計チーム向けのソリューションです。
メモリの種類を選び、構成を設定
カタログ掲載のインスタンスは面積とリークがあらかじめ決まっており、統合時にはその制約を受け入れる必要があります。
コンパイラでは逆のアプローチを取ります。ワード数、ビット幅、mux、電力モードを指定すると、その条件に
適合するインスタンスが生成されます。このため、1つのSilvacoメモリコンパイラで、AI
アクセラレータからウェアラブル機器まで、幅広い設計に対応できます。
シングルポートおよびデュアルポートSRAM
低消費電力、汎用、高性能の各バリアントを備えた汎用読み書きメモリです。55 nm以下では、ナップモードとリテンションモードにより、コアのデータを保持しながらリークを削減します。周辺回路とコアは単一電源または2系統の電源で動作させることができ、必要に応じて書き込みマスクを追加できます。
カタログ：12種類のコンパイラ · シングルポート7種類、デュアルポート5種類 · TSMC、GlobalFoundries、UMC · 22–130 nm
1ポートおよび2ポートのレジスタファイル
ロジックのすぐ近くに配置する小規模で高速なアレイです。高密度と低消費電力を実現するSilvaco独自のアーキテクチャを採用しています。スタンバイ、リテンション、シャットダウンの各モードで復帰時間とリークのトレードオフを調整でき、バイトモード書き込みにより、ワードの他の部分に影響を与えずに一部だけを変更できます。
カタログ：5種類のコンパイラ · 1ポート3種類、2ポート2種類 · TSMC、GlobalFoundries · 22–110 nm
ROM
コードと固定データを単一のビア層でプログラムすることで、アレイの高密度化とダイコストの低減を実現します。アレイ自体にはリークがありません。列muxは8～128に対応します。
カタログ：2種類のコンパイラ · TSMC ULP eFlash · 40および55 nm
メモリコンパイラセレクタ
ファウンドリとノードに適したコンパイラを、各コンパイラが生成するサイズ範囲とmuxオプションとともに検索できます。
GF = GlobalFoundries。サイズは、コンパイラが生成する最小インスタンスから最大インスタンスまでの範囲をビット単位で示します。Muxは列
多重化を表します。リテンションはデータ保持モードの有無を示し、ダッシュは独立したアレイ電源がないことを意味します。
用途
成熟ノードから先端ノードまで、コンパイルされたメモリの活用分野。
エッジコンピューティングとIoT向け低消費電力設計
低消費電力ファウンデーションIPと組み合わせた、バッテリ駆動デバイス向けの低リークスリープモード
産業オートメーション、プロセス制御、ロボティクス
産業用デバイスで使用される高耐圧、BCD、eFlashプロセス向けメモリ
ディスプレイドライバとDDIC
ドライバIC内のSRAMとレジスタファイル
セキュリティおよび暗号プロセッサ
作業用データにはSRAM、固定コードにはROM
オーディオおよび音声処理ASIC
常時音声待機設計向けの低リークバッファ
公開データに基づく適合性評価
製品番号、ファウンドリ、ノードはいずれも公開されているため、最初のお問い合わせ前から
IPの適合性評価を開始できます。
19種類のコンパイラ
それぞれにPRO IPカタログの製品番号61250～61268を割り当て
TSMC · GlobalFoundries · UMC
現行カタログに掲載されているファウンドリ
22–130 nm
GlobalFoundries 22FDXからTSMC 130 nm BCDまで
25年以上
コンパイル型メモリの開発実績と、数千件の設計におけるシリコン実績
Liberty · LEF · GDSII
キャラクタライズ済みでDRC/LVSクリーンなすべてのインスタンスに付属
カタログ · PDF
2026年夏
IP製品選択ガイド
ファウンドリ、ノード、製品番号別の全メモリコンパイラを、Silvacoのその他のライセンスIPとともに掲載しています。
ウェビナー
2026年夏
Silvacoのメモリコンパイラによる超低消費電力組み込みメモリの設計方法
3種類のコンパイラの基盤となるアーキテクチャと、その密度およびリークの数値の根拠。
ウェビナー
2026年夏
Silvacoの55LPxファウンデーションIPソリューションによる超低消費電力IoT設計の実現
コンパイラ61263と同じGlobalFoundries 55LPxプロセス向けの低消費電力ファウンデーションIP。
ニュース
2026年夏
Silvaco、Dolphin Design SASのメモリコンパイラ技術を買収
コンパイラ製品群の起源と、その背景にある四半世紀にわたる低消費電力メモリの開発実績。
お使いのプロセスで、コンパイラは
何を生成できますか？
ファウンドリ、ノード、メモリタイプをIPスペシャリストにお知らせください。用途に合わせた
コンパイラの構成方法について技術説明を行い、そのプロセスのライセンス条件と提供状況をご案内します。
標準オプションでは目標に届かない場合は、コンパイラチームがお客様のPPA
目標値に合わせてインスタンスを調整できます。
メモリコンパイラに関するご質問
メモリコンパイラとは何ですか？
メモリコンパイラは、ワード数、ワード幅、列mux、電力オプションなどの仕様に従ってオンチップメモリのインスタンスを生成するソフトウェアです。そのインスタンスに対応したレイアウトと一式のモデルを取得できます。Silvacoのコンパイラは、シングルポートおよびデュアルポートSRAM、1ポートおよび2ポートのレジスタファイル、ビアプログラム型ROMを生成します。
SRAM、レジスタファイル、ROMはどのように異なりますか？
SRAMは、1つまたは2つのポートを持つ汎用読み書きメモリです。レジスタファイルは、同様に1つまたは2つのポートを備えた小規模なアレイで、高速なローカルストレージに使用されます。ROMは変更されないコードやデータを保持し、1つのビア層でプログラムされます。スタンドアロンのDRAMやNANDを設計する場合は、「ロジックとメモリ」をご覧ください。
どのファウンドリとノードに対応していますか？
現行カタログには19種類のコンパイラが掲載されています。TSMCの40、55、90、110、130 nm（eFlash、高耐圧、BCDプロセスを含む）、GlobalFoundriesの22FDX、22FDX+、55LPx、およびUMCの110 nm eFlashに対応します。お使いのプロセスが一覧にない場合、コンパイラチームが他のノードへの移植に対応できます。
コンパイラはどのような成果物を生成しますか？
各インスタンスはファウンドリ認定済みで、Libertyのタイミング・電力モデル、LEF抽象モデル、GDSIIレイアウトが付属します。いずれもキャラクタライズ済みで、DRC/LVSクリーンです。これらはメモリの配置、配線、サインオフの際にフローが読み込むビューであり、選択した正確な構成に対して生成されます。
BISTおよび修復サポートとは何ですか？
組み込み自己テスト（BIST）により、チップは製造後に自らのメモリをテストできます。修復機能は、不良箇所を予備の箇所に置き換えます。どちらもSRAMおよびレジスタファイルコンパイラでオプションとして提供されます。ECCビットと柔軟なワードサイズおよびアドレッシングにより、冗長性を組み込む余地が得られます。
コンパイラのライセンスはどのように提供されますか？
単一のインスタンスではなくコンパイラのライセンスを取得します。カタログの各製品番号は、1つのファウンドリプロセスに対応します。そのため、1つから数十個のインスタンスまで、各設計で必要な構成を生成できます。お使いのノードのライセンス条件については、IPスペシャリストにお問い合わせください。
関連IP
SRAMコンパイラ
低リークモードを備えたシングルポートおよびデュアルポートの読み書きメモリ。
レジスタファイルコンパイラ
バイトモード書き込みに対応した1ポートおよび2ポートのアレイ。
ファウンデーションIP
メモリコンパイラ、スタンダードセル、インターフェースIP。
ROMコンパイラ
列mux 8～128に対応したビアプログラム型ROM。
Standard Cell
TSMC、GlobalFoundries、UMCの各プロセス向けロジックライブラリ。