首页 > 公司 > SURGE > SURGE 2022 北美线上大会

已结束的活动

SURGE 2022 北美线上大会

北美 · 2022 年 10 月 27 日,星期四 · 线上大会

概览

2022 年 10 月 27 日

日期

北美

地区

线上

形式

24

三个分会场的会议

关于本次活动

SURGE 北美 2022 主会场的三场演讲中,有两场由受邀嘉宾主讲。EPFL 的 Giovanni De Micheli 教授介绍了超导电路设计,Cerebras 的 Patrick Groeneveld 介绍了如何将机器学习模型映射到晶圆大小的芯片上。

SURGE 是使用 Silvaco TCAD、EDA 和 IP 工具的工程师每年一次的交流活动。24 场演讲中有十二场由 Silvaco 以外的嘉宾主讲,包括 Wolfspeed 的碳化硅迁移率、Intel 的 I3C 调试、PsiQuantum 的量子计算机 SoC,以及普渡大学和维也纳工业大学的建模研究。其余十二场由 Silvaco 工程师主讲,包括当年 TCAD、模拟定制设计和设计 IP 的最新进展。

日期

议程

SURGE 北美 2022 的全部 24 场录像均存档于 Silvaco 支持网站。请使用支持账户登录,
或使用公司、大学或政府机构电子邮件
地址注册。不接受免费电子邮箱地址。

主会场

Babak Taheri 博士

Silvaco, Inc. CEO 兼董事会成员

他加入 Silvaco 时担任首席技术官兼产品执行副总裁,随后担任 CEO,领导公司发展。此前,他负责 Freescale(现为 NXP)的传感器解决方案业务。他曾在 Cypress Semiconductor 和 InvenSense(现为 TDK)担任副总裁兼总经理,更早曾在 SRI International 和 Apple 工作。他拥有加州大学戴维斯分校生物医学工程博士学位,并持有 30 多项已授权专利。

超导电路的设计与优化

Giovanni De Micheli 教授,瑞士洛桑联邦理工学院(EPFL)

超导电子技术(SCE)能够加速计算,并且非常适合数据流设计和机器学习算法。难点在于逻辑设计,因为每种超导电路形式都有各自的约束。De Micheli 教授将这些形式和约束与综合联系起来,为以多种方式构建 SCE 工具流程奠定基础。最后,他介绍了近期研究成果。

他是 EPFL 教授,同时领导该校电气工程研究所和集成系统中心。

超大规模机器学习硬件设计

Patrick Groeneveld 博士,Cerebras Systems

机器学习在各种规模的定制 ASIC 上运行:手机中的功耗为数毫瓦,汽车中的功耗为十几瓦,而训练大型模型需要数千瓦。Cerebras 开发了这一范围顶端的硬件。其 Wafer Scale Engine 是一颗包含 2.4 万亿个晶体管的 ASIC,用于驱动 ML 超级计算机。Groeneveld 博士介绍软件如何将 PyTorch 模型放置到这颗芯片上。与其他 ASIC 流程一样,它包含综合、布局和布线,只是这里的目标是一整片晶圆。

加入 Cerebras 前,他在 EDA 领域工作多年,曾担任 Magma Design Automation 首席技术专家,是其 RTL-to-GDS2 综合产品开发团队成员。他曾在埃因霍温大学担任电气工程正教授,目前也在斯坦福大学电气工程系授课,并担任 Design Automation Conference 执行委员会财务负责人。他拥有代尔夫特理工大学硕士和博士学位。

TCAD 分会场

TCAD 仿真最新进展

Eric Guichard 博士,Silvaco, Inc.

介绍截至 2022 年 10 月 Silvaco Victory TCAD 仿真产品的现状。Guichard 博士还将阐述 TCAD 在新器件开发阶段的作用,以及 TCAD 的未来发展方向。

他负责 Silvaco 从 R&D 到现场业务的全部 TCAD 工作。自 1995 年加入公司以来,他先后领导 Silvaco France 和全球 TCAD 现场业务。加入 Silvaco 前,他曾在 LETI 和 Thomson Military and Space 担任高级 SOI 工程师,研究晶体管和电路老化。他拥有格勒诺布尔国立理工学院材料科学硕士学位和半导体物理博士学位。

产品:TCAD

面向 4H-SiC 预测性 TCAD 仿真的修订迁移率模型

Hemant Dixit 博士,Wolfspeed, Inc. 研究科学家

SiC 功率 MOSFET 应用于储能、工业电机驱动、电动汽车、电源和太阳能逆变器。每一代产品都需要进一步降低能量损耗,而实现这一目标依赖于预测性 TCAD。对于 4H-SiC,现有模型仍需改进。Dixit 博士从体迁移率入手。常用迁移率模型无法预测体电阻率随温度的变化,因为它们忽略了低温下占主导地位的杂质散射。本演讲以一个完整且经过校准的 4H-SiC 体迁移率模型取代这些模型。该模型与测量数据高度吻合,可用于 TCAD 器件仿真。

他在 Wolfspeed 致力于深化对功率 MOSFET 物理机制的理解,此前曾任职于 Motorola、IBM 和 GLOBALFOUNDRIES。他的建模工作涵盖原子尺度到连续介质尺度。他发表了 35 篇以上研究论文,被引用超过 1,700 次,提交了 15 项美国专利申请,其中 6 项已获授权。他拥有安特卫普大学物理学博士学位。

产品:TCAD

TCAD:光电二极管设计的关键支撑技术

Sungwon Kong,Silvaco, Inc.

汽车、工业机械和高速通信链路中的视觉系统均依赖光电二极管将光转换为可用的电信号。探测器的结构和材料各不相同,TCAD 可用于其中多种类型,因此适用于众多终端市场。本案例采用 InGaAs 雪崩光电二极管。Sungwon Kong 对其进行仿真和分析,并提取关键性能指标,展示 TCAD 如何提升探测器性能,同时缩短工程开发、制造和测试周期。

他是一名高级资深现场应用工程师。自 1996 年在 Silvaco Korea 开始工作以来,他一直为数字显示领域提供 TCAD 支持,此前曾在器兴的 Samsung Electronics 工作。他在仁荷大学学习电气材料与器件工程。

产品:TCAD

Victory Process 中的先进通量模型:低偏置 SF6 刻蚀和热原子层工艺

Luiz Felipe Aguinsky,维也纳工业大学微电子研究所高性能 TCAD Christian Doppler 实验室研究员

某些工艺由一种不带电粒子驱动,例如低偏置 SF6 刻蚀或热原子层沉积与刻蚀。即使如此,也需要严谨的物理建模才能预测其形貌。粒子通量和表面动力学共同决定结果。Luiz Felipe Aguinsky 综述了跟踪单一粒子的唯象工艺 TCAD 模型,展示通量模型的选择对仿真轮廓的影响。他介绍 Victory Process 已有的通量模型,以及 Christian Doppler 实验室开发的先进模型。对于低偏置 SF6 刻蚀,团队正在 Victory Process 中开发蒙特卡罗方法原型。对于热原子层工艺,一维 Knudsen-Langmuir 模型完全基于 Open Model Library 构建,证明用户可以用自有模型扩展 Silvaco TCAD。

自 2018 年 3 月起,他在维也纳工业大学微电子研究所从事博士研究,即将以 Schrödinger Fellowship 研究员身份前往苏黎世联邦理工学院。他先在南里奥格兰德联邦大学学习物理,随后在亚琛工业大学学习仿真科学,并在德国航空航天中心完成硕士论文。他的研究涵盖工艺 TCAD 模型、原子层工艺和价态变化存储器等器件。

产品:Victory Process

FinFET 在极低温度下的行为与量子比特的构建

Sanam Moslemi-Tabrizi,Ciena 硬件工程师

两项需求促使 Ciena 采用原子级仿真。随着器件尺寸缩小,其模拟设计所使用的供应商模型精度下降,因为经典工具无法捕捉逐渐占主导地位的量子效应。此外,其量子比特研究需要了解器件的极低温行为;团队虽可进行测量,但成本高且过程复杂。量子器件建模需要能够将泊松方程与薛定谔方程耦合进行自洽求解的工具。Victory Atomistic(ViA)满足这一要求,Silvaco 与 Ciena 团队的密切合作进一步完善了细节。目前,ViA 能够重现 Ciena 自研 5nm 器件在室温下的实验室结果。对于量子比特研究,目标是以仿真替代极低温测量。未来将从极低温区的收敛性入手,在多个方面改进 ViA。

她是 Ciena 的模拟工程师,负责优化模拟电路,并为公司未来产品建立量子器件模型。她曾在卡尔顿大学研究电磁学,包括基于 OPA 的 LiDAR 二维光束扫描,并编写了基于 Yee 单元的 FDFD 模式求解器和波导仿真器。她在康考迪亚大学的硕士研究计算了多维纳米结构的本征态。

产品:Victory Atomistic

利用 SAM 和 ELD 技术改善 Cu 互连性能

Yuki Kikuchi,Tokyo Electron Limited

两种选择性技术可改善 BEOL 中的铜互连。SAM 仅沉积在选定材料上,ELD 则仅在需要的位置生长金属。两者结合可改善器件特性。Tokyo Electron 的实验与 Silvaco 仿真显示出相同趋势,为该工艺提供了依据。

他于 2011 年从筑波大学毕业后直接加入 Tokyo Electron,目前在公司 R&D 部门从事基础技术、BEOL 工艺、3DI 和工艺集成工作。

Victory Atomistic:二维材料、CNT 最新进展及原子级仿真与 TCAD 的衔接

Tillmann Kubis,普渡大学

要对纳米器件进行有效预测,需要原子级分辨率、对所有量子效应的一致描述,以及真实的声子和杂质非相干散射。人们通常认为原子级量子输运计算成本过高,或必须忽略散射。Victory Atomistic 同时满足这三项要求,Kubis 教授将介绍其针对二维材料和碳纳米管的新建模功能。部分原子级仿真仍需数个 CPU 小时,因此 Silvaco 与普渡大学正在将原子级仿真与 TCAD 连接起来,目标是在 TCAD 用户期望的运行时间内提供可靠结果。

他领导普渡大学 NEMO5 开发团队,并担任电气与计算机工程领域的 Katherine Ngai Pesic and Silvaco 研究副教授。他研究电子和声子能带结构,以及热、荷电粒子和自旋在纳米器件中的输运。他在慕尼黑工业大学获得理论半导体物理学自然科学博士学位(Dr. rer. nat.)。

产品:Victory Atomistic

使用 Victory TCAD 解决方案精确重现 FinFET 和存储器应用中的实验刻蚀轮廓

Alexander Toifl,Silvaco, Inc.

在工艺仿真中构建复杂器件结构时,通常有一项严格要求:匹配透射电子显微镜下观察到的晶圆厂实际刻蚀轮廓。Victory Process 提供多种几何刻蚀模型,可高效实现这一目标。Alexander Toifl 将这些模型应用于 FinFET 和存储器结构,塑造鳍片、重现包含弓曲和扭曲的非理想轮廓,并执行自对准多重图形化。

他是一名开发工程师,自 2021 年加入 Silvaco 以来一直从事 Victory Process 刻蚀和沉积模型开发。他拥有维也纳工业大学电气工程博士学位,以及微电子与光子学硕士学位。

产品:Victory Atomistic

EDA 分会场

模拟定制设计最新进展

Thomas Blaesi,Silvaco, Inc.

Thomas Blaesi 介绍 Silvaco 模拟定制设计工具的新功能,并阐述 EDA 发展路线图。

他负责 Silvaco EDA 工具的开发,包括电路仿真、SPICE 建模和模拟定制设计。他于 2017 年 10 月加入公司,并负责全球营销直至 2019 年 12 月。此前,他曾担任 Zeema Technologies 管理合伙人和 Chipvision CEO,更早曾在 Cadence、Synopsys 和 LSI Logic 担任高级业务和技术职位。他在富特旺根应用技术大学学习电气工程与计算机科学,并获得学士学位。

产品:模拟与定制 IC

使用 Utmost IV 进行器件建模的最新进展

Bogdan Tudor,Silvaco, Inc.

Utmost IV 2022 Baseline 版本为 Silvaco 器件建模平台新增了 Corner and Retargeting Module。Bogdan Tudor 将演示该模块,随后介绍 Utmost IV 参与开发的近期模型和技术。最后,他介绍 Silvaco 的 SPICE 建模服务,供希望将建模工作交由专业团队完成的团队使用。

他担任 Silvaco 器件表征负责人,领导 Utmost 和建模服务团队,拥有 20 多年模型开发与表征软件开发经验。

产品:Utmost IV

使用 Silvaco 工具构建稳健的 3nm 至 350nm 设计流程

Chung-Chun Chen,Silicon Creations 模拟设计总监

Silicon Creations 在广泛的工艺范围内提供 IP,本演讲介绍其使用 Silvaco 工具的流程。在前端,Gateway 支持在 12 家晶圆代工厂之间进行移植,覆盖从 180nm 到 3nm 的节点。Expert 用于后端设计。仿真使用 SmartSpice、Silos 和 Variation Manager。Chung-Chun Chen 逐一介绍各阶段的挑战,并展示该流程如何在 3nm 至 350nm 范围内保持 IP 开发效率。

他是 Silicon Creations 的 SerDes IO 首席电路架构师,设计过环形 PLL、LC 谐振腔 PLL、串行器、解串器及其时钟和均衡模块。2018 年至 2019 年,他在 Ubilinx Technology 担任 Realtek 高速 SerDes 架构师。此前,他曾在 Samsung Electro-Mechanics 亚特兰大设计中心及 TSMC 从事时钟架构工作。他发表了 15 篇以上同行评审论文,并担任 JSSC 和 T-MTT 审稿人。

产品:Gateway, Expert, SmartSpice, VarMan

产品:模拟与定制 IC、设计 IP

使用 SmartSpice 进行先进的基于 TFT 的平板显示设计

Jody Matos,Silvaco, Inc.

平板显示设计存在两个问题:四端 TFT 和图像残留。目前相当一部分 TFT 技术使用第四个端子,Silvaco 的四端 TFT 紧凑模型正是为此而开发。Matos 博士介绍该模型的行为,以及它为建模和设计团队提供的更大灵活性。图像残留多年来一直困扰显示器。要消除或限制这一问题,显示器制造商和消费电子公司必须在 SPICE 层面进行仿真。SmartSpice Flex Modeling 可完成这种仿真,并处理其他动态器件效应。

他担任电路仿真总监,领导 Silvaco 针对模拟、数字和混合信号设计的电路仿真与分析 R&D 及业务项目。他拥有巴西 UFRGS 计算机科学博士学位和微电子学硕士学位,是 30 多篇论文和专利申请的共同作者。

产品:SmartDRC/LVS

Silvaco SmartDRC/LVS:功能强大、易于使用且灵活的版图验证解决方案

Richard Lum,MPics Innovations CEO

他是定制模拟电路设计与制造公司 MPics Innovations 的联合创始人兼 CEO,同时担任芯片架构师。此前,他曾担任 Broadcom 隔离产品部门高级总监,领导 R&D 工作。他还曾代表 Aztech Systems 和 BlueChips Technology 在新加坡建立 IC 设计业务。他拥有 20 多项模拟电路和隔离技术专利,并已申请一项适用于 GaN 和 SiC 功率器件的隔离方法专利。他拥有新加坡国立大学工程学士学位和英国开放大学 MBA 学位。

产品:SmartDRC/LVS

VarMan 在易于使用的 GUI 环境中提供前所未有的高 Sigma 性能

Vincent Annezo,Silvaco, Inc.

VarMan 已在全球部署多年,本次版本充分吸收了长期使用过程中积累的客户反馈。新版本提供重新设计的 GUI 和改进的算法,同时保留 VarMan 一贯的精度与灵活性,旨在让更多工程师能够开展变异分析。

他是一名公司应用工程师,专注于 VarMan 的改进和支持。加入 Silvaco 前,他在法国 EDA 初创公司 Aselta 从事软件验证和应用工作九年。他拥有雷恩国立应用科学学院物理学工程硕士学位。

 

产品: VarMan

使用 Jivaro 和 Viso 进行互连寄生参数缩减与分析的最新进展

Simon-Alexis Abric,Silvaco, Inc.

版图后寄生参数会降低 SPICE 仿真速度,先进工艺节点的影响尤为显著。Jivaro 的新 Pro 模块通过缩减寄生网络,大幅加快仿真。Viso 则从另一角度解决这一问题,其新功能可让您在投入长时间仿真之前,直接理解和调试寄生结构。

他是 Silvaco France 的公司应用工程师,为客户提供 Jivaro 寄生参数缩减和 Alps 寄生参数分析支持。加入 Silvaco 前,他在 Edxact 担任应用工程师四年。他于 2013 年获得波尔多 ENSEIRB 集成电路与系统工程硕士学位。

产品:Jivaro Pro, Viso

IP 分会场

设计 IP 解决方案最新进展

Ben Louie,Silvaco, Inc.

Ben Louie 介绍 Silvaco 的设计 IP 产品组合及其发展方向。

他担任基础 IP 助理副总裁。加入 Silvaco 前,他负责 Spin Memory 的存储器设计,是该公司的 Fellow 及其 MRAM Engine IP 的主要发明人之一。他曾在 Zeno Semiconductor 领导新型 1T SRAM 设计。更早曾任职于 Magsil、Xilinx 和 Micron,并在 Micron 担任公司首批 NAND 产品的设计负责人。他拥有圣克拉拉大学电气工程学士和硕士学位,持有超过 116 项已授权美国专利。

产品:设计 IP

量子计算机 SoC 的设计挑战

Jack Berg,PsiQuantum 运营副总裁

实现 I3C 调试

Ashish Senapati,Intel 平台调试架构师

通过 I3C 总线进行调试、跟踪和故障分析,无需额外引脚。I3C 的简化地址映射(SAM)调试扩展通过总线现有的 SCL 和 SDA 线路,在应用与被调试外设之间双向传输数据。Ashish Senapati 详细介绍这一扩展 IP,以及它如何连接常见的调试和跟踪适配器:ARM DAP、ARM-ETM/SWO、JTAG-TAP 和 RISC-V DMI/DM。

他是 Intel 客户端计算事业部的平台调试架构师。他曾在 Microchip Technology 担任 SoC 架构师十年,负责低功耗 8 位微控制器和高性能无线微控制器。此前,他用三年多时间为 Altera、Microchip 和 Freescale 开发微控制器和 FPGA 演示及概念验证设计。

产品:I3C

替换停产 MCU

Errett Hogrefe,Silvaco, Inc. 高级数字设计工程师

每款微控制器都会走到生命周期终点。如果您的产品积累了多年针对某款 MCU 编写的软件,将其迁移到另一款器件通常并不简单。一种解决办法是自行构建功能替代器件,Errett Hogrefe 将介绍这一过程中的设计考量和实现选择。每个替代方案都是需要多种 IP 的定制项目,Silvaco 可为此提供 IP 产品和设计服务。

自 2017 年起,他担任 Silvaco IP 团队的高级数字设计工程师,负责多种数字内核的架构、开发和支持,包括 SPI、Quad-SPI 和 Octal-SPI 控制器。此前,他在 SoC Solutions 从事工程工作 16 年。

标准单元与 I/O 库的优化和验证

Faris Amsyar Bin Ahmad Zhaki 先生,SilTerra Malaysia Sdn. Bhd IP 资深工程师

SilTerra 持续开发和改进工艺,因此必须重新优化和验证其标准单元与 I/O 库以保持匹配。对于小型团队而言,这些工作量不断累积。Faris Amsyar 介绍其中的难点,并展示 Cello、Viola 和 SmartSpice 如何分担工作,从而更快完成库开发与验证。

他是 SilTerra 的 IP 资深工程师,拥有五年多单元库与 I/O 库开发及硅片验证经验。他拥有马来西亚理科大学电子工程学士学位。

产品:SmartSpice, Standard Cell

Cello FinFET 标准单元综合

Dan Fitzpatrick,Silvaco, Inc.

与平面结构相比,FinFET 为芯片设计带来了更高的密度和性能以及更低的功耗,同时也使标准单元设计规则更加复杂。违规问题往往无法仅在其所在位置修复,而是涉及单元的大部分区域和多个层。这使初始版图设计、每次新节点迁移以及库的任何专用化都变得缓慢。Dan Fitzpatrick 将指出 FinFET 标准单元版图设计中最困难的部分,并展示 Cello FinFET 如何应对。

他在圣克拉拉担任 Silvaco 设计 IP 团队助理副总裁,领导 IP 软件开发,构建用于 IP 设计、表征和管理的工具。他拥有佛罗里达大学工程理学硕士学位。

产品:Standard Cell, Cello FinFET

SURGE 北美 2022 主题

Wolfspeed 的 SiC 迁移率模型、InGaAs 光电二极管、Victory Process 刻蚀和通量模型,以及与 Ciena 和普渡大学合作开展的原子级研究

SmartSpice 在四端 TFT、显示图像残留及 Silicon Creations 设计流程中的应用

MPics 的 SmartDRC/LVS 应用、VarMan 重新设计,以及 Jivaro Pro 和 Viso 的寄生参数处理

SilTerra 的库验证与 Cello 中的 FinFET 单元综合

Intel 的 I3C 调试、停产 MCU 替代方案,以及设计 IP 最新进展

相关内容

SURGE

Silvaco 用户大会及历届活动存档

SURGE 2026

最新一届活动,由 Micron 的 Gurtej Sandhu 发表主题演讲

SURGE 2022,台湾

2022 年 11 月 9 日 · 线上大会

SURGE 2022,韩国

2022 年 11 月 10 日 · 线上大会

SURGE 2022,日本

2022 年 11 月 15 日 · 线上大会

SURGE 2022,EMEA

2022 年 11 月 22 日 · 线上大会

SURGE 2022,中国

2022 年 12 月 16 日 · 线上大会

活动

未来数月 Silvaco 参展和发表演讲的活动

网络研讨会

针对各个 Silvaco 工具和流程的专题活动,往期活动提供录像