术语表

首页 > 资源 > 术语表

半导体设计与仿真术语表

简明、准确地定义工艺、器件、电路和 IP 工作中的术语，从 TCAD 和 FastSPICE 到 PDK 和 MIPI PHY，并提供涵盖各术语的 Silvaco 页面。

查看晶圆代工厂和 PDK 支持
申请成为合作伙伴

#

先进封装
先进封装将两个或多个裸片集成在单一封装中。裸片可并排放置在中介层上，也可垂直堆叠，通过硅通孔、微凸点或混合键合连接。将设计分散到多个裸片后，连接处就成为您需要解决的问题。每个连接处的热、机械应力和信号完整性如今都是设计决策，而非仅仅是组装问题。
Covered on 先进封装
Related terms
<p>寄生参数提取\nTCAD 仿真<br /> 寄生参数提取\nTCAD 仿真</p>
原子级器件仿真
原子级器件仿真将器件视为晶格上的独立原子，而非平滑的连续介质。能带结构、量子限域和应变由原子排列本身产生，而不是由平均材料参数得到。对于新材料或宽度仅几纳米的沟道，当连续介质模型尚无拟合参数时，就需要这种方法。
Covered on Victory Atomistic
Related terms
TCAD 仿真
计算光刻
计算光刻利用仿真预测掩模图形的实际成像结果，再调整掩模，直到晶圆呈现设计人员绘制的形状。工艺邻近效应校正承担了其中的大部分工作。曝光、光刻胶和刻蚀都会使特征变形，因此软件会移动掩模边缘进行补偿，并在制作掩模之前重新仿真。
Covered on 光刻
Related terms
<p>等离子体仿真\n工艺邻近效应校正</p>
数字孪生
在晶圆厂语境中，数字孪生是基于仿真输出和晶圆实测数据训练的真实工艺模型。改变注入剂量或退火时间，它便可预测对结构、器件行为和良率的影响。您获得的答案相当于分批对比实验的结果。只有变更看起来合理后，才实际处理晶圆。
Covered on FTCO
Related terms
<p>晶圆厂技术协同优化 (FTCO)\n代理模型</p>
存储器编译器
存储器编译器是片上存储器生成器。设置字数、每字位数、列复用和功耗选项后，它即可生成完全对应的实例及其版图和模型集，无需手工绘制阵列。Silvaco 的存储器编译器涵盖单端口和双端口 SRAM、1 端口和 2 端口寄存器文件，以及 ROM。
Covered on 存储器编译器
Related terms
<p>基础 IP\nSRAM 编译器</p>
寄生参数提取
寄生参数提取计算版图中每条连线、每个通孔和接触引入的非预期电阻与电容。结果网表反映制造后芯片的实际行为，而非原理图预期的行为。Silvaco 用于全芯片提取的工具是 HiPer。
Covered on HiPer
Related terms
<p>EDA 软件\nIR 压降分析\n寄生参数缩减</p>
寄生参数缩减
寄生参数缩减（或 RC 缩减）将提取网表中的电阻、电容和电感数量缩减至原来的一小部分，同时将电学行为维持在您设定的误差范围内。这样，版图后仿真便可在更小的网表上运行并得到相同结果。Jivaro Pro 使用获得专利的数学方法执行缩减。
Covered on Jivaro Pro
Related terms
<p>寄生参数提取\nSPICE 仿真</p>
光子学仿真
光子学仿真通过在器件真实几何结构中求解 Maxwell 方程，预测光的传播。由于集成光子结构的尺寸仅为几个波长，光线追迹无法满足要求，必须求解结构各处的电磁场。FDTD 等全波方法可以完成这项工作。X-PIC Pro Photonics 是 Silvaco 用于此类工作的产品。
Covered on 光子学
Related terms
TCAD 仿真
物理验证
物理验证是 IC 版图在流片前的最后一组检查。设计规则检查 (DRC) 根据晶圆代工厂的宽度、间距和重叠规则检查每个图形。版图与原理图一致性检查 (LVS) 确认绘制的连接与电路相符，不存在短路、开路或浮置网络。SmartDRC/LVS 在 Silvaco 流程中运行这两项检查。
Covered on SmartDRC/LVS
Related terms
<p>EDA 软件\n工艺设计套件 (PDK)</p>
等离子体仿真
等离子体仿真以单个粒子为单位对刻蚀或沉积腔体内的等离子体建模，而非将其视为具有平均温度的单一气体。网格粒子法推动离子、电子和中性粒子在其产生的场中运动，并跟踪碰撞。由此可得到到达晶圆的离子能量和角度，而平均化模型会遗漏这些信息。
Covered on 等离子体
Related terms
<p>计算光刻\nTCAD 仿真</p>
工艺邻近效应校正
工艺邻近效应校正 (PPC) 调整掩模，使特征成像为绘制时的形状。曝光、光刻胶和刻蚀都会导致边缘偏移，在特征密集处尤为明显。如不处理，线条可能变短、变细或转角变圆。PPC 对这些偏移建模，并相应偏置掩模边缘以进行补偿。Silvaco 的 PPC 产品名为 Process Proximity Compensation。
Covered on Process Proximity Compensation
Related terms
计算光刻
标准单元库
标准单元库是一组从反相器到触发器的逻辑单元，综合和布局布线工具使用它们构建数字模块。单元具有统一高度，便于在布局行中对齐，并提供针对单一工艺的时序和功耗数据。Silvaco 的库包括 CORE、Power Management IP (PMI) 和 ECO 系列，并提供多 Vt 选项。
Covered on 标准单元
Related terms
<p>基础 IP\n存储器编译器\n半导体 IP</p>
代理模型
代理模型通过物理仿真自身的结果训练，可替代运行缓慢的物理仿真。输入工艺设置后，它便实时返回仿真器会给出的结构、器件指标或完整 I-V 曲线。其适用范围由训练数据决定。应保持在该范围内，否则需返回仿真器进行计算。
Covered on 代理建模
Related terms
<p>数字孪生\n晶圆厂技术协同优化 (FTCO)\nTCAD 仿真</p>
考虑变异的设计
考虑变异的设计意味着证明电路在真实硅器件的变化范围内满足规格，而不仅是在少数典型工艺角下。FinFET 和 FD-SOI 节点降低了电源和阈值电压，由此扩大的变化范围使大量 Monte Carlo 分析成为常规。VarMan 和 VarMan XMA 以远少于穷举方法的仿真次数得到相同答案。
Covered on VarMan
Related terms
<p>高 sigma 分析\nSPICE 仿真</p>

A

AMBA
AMBA 是 Arm 的 Advanced Microcontroller Bus Architecture，是一种在芯片上连接处理器、存储器和外设的开放总线标准。AXI 承载高带宽数据传输，AHB 用于系统总线，APB 服务于低速外设。Silvaco 授权提供 AMBA 内核和完整子系统，使您的模块通过每个 SoC 团队都熟悉的总线连接。
Covered on AMBA
Related terms
<p>I3C\n接口 IP\n半导体 IP</p>

C

CSI-2 和 DSI
CSI-2 和 DSI 是用于图像数据传输的两种 MIPI 协议。摄像头串行接口 (CSI-2) 从图像传感器接收像素数据。显示串行接口 (DSI) 将像素数据发送到面板。两者均运行在 D-PHY 或 C-PHY 物理层上，因此名为 CSI-2 接收器的部件，其名称就表明了功能。
Covered on MIPI
Related terms
<p>MIPI\nMIPI C-PHY\nMIPI D-PHY</p>

E

EDA 软件
EDA 软件（电子设计自动化）涵盖将集成电路从原理图推进至流片的工具。电路仿真、版图绘制、寄生参数提取，以及依据晶圆代工厂规则进行检查，均属于 EDA 工作。Silvaco 为每个步骤提供工具。其 TCAD 仿真则在更底层的工艺和器件层面工作。
Covered on 产品与工作流程
Related terms
<p>寄生参数提取\n物理验证\nSPICE 仿真\nTCAD 仿真</p>

F

晶圆厂技术协同优化 (FTCO)
晶圆厂技术协同优化 (FTCO) 让晶圆厂和工艺工程师无需 TCAD 专家参与，也能获得 TCAD 级别的答案。FTCO 使用物理仿真和您自己的实测数据训练非线性模型，直到模型能够足够准确地反映工艺，成为其数字孪生。随后您便可实时提出问题。
Covered on FTCO
Related terms
<p>数字孪生\n代理模型\nTCAD 仿真</p>
FastSPICE
FastSPICE 在电路仿真中以少量精度换取大幅容量提升。它将电路划分为多个分区，频繁求解活跃分区，较少求解静止分区，并通过事件在分区之间传递变化。这样才能仿真完整的存储器阵列或显示面板。SmartSpice Pro 是 Silvaco 电路仿真产品线中的 FastSPICE 引擎。
Covered on SmartSpice Pro
Related terms
SPICE 仿真

I

基础 IP
基础 IP 有时称为物理 IP，涵盖用于构建芯片的预制模块。逻辑来自标准单元，片上存储器来自存储器编译器，焊盘来自 I/O 单元。Silvaco 的基础 IP 涵盖标准单元、存储器编译器、接口 IP 和低功耗基础 IP。每种 IP 均针对指定晶圆代工工艺交付。
Covered on 基础 IP
Related terms
<p>接口 IP\n存储器编译器\nSRAM 编译器\n标准单元库</p>
I3C
I3C 来自 MIPI Alliance，是一种双线传感器总线，旨在将 I2C 和 SPI 链路整合到一个接口上，并增加动态寻址、带内中断及更快的数据模式。Silvaco 的 I3C IP 遵循 I3C v1.1，包括 I3C Basic。该 IP 通过 APB 主机接口处理 SDR、DDR 和 HDR-BT 传输。
Covered on I3C
Related terms
<p>AMBA\n接口 IP\nMIPI</p>
接口 IP
接口 IP 是通过授权提供的电路，用于在芯片内外传输信号。最靠近封装的是 I/O 单元：Silvaco 提供通用 I/O 和 2 Gbps LVDS I/O，两者均具备 ESD 保护。其上是 Mixel 的 MIPI D-PHY 等物理层，以及与逻辑通信的 AMBA 和 I3C 等片上总线控制器。
Covered on 接口 IP
Related terms
<p>AMBA\nI3C\nLVDS\nMIPI</p>
IR 压降分析
IR 压降分析衡量芯片供电网络在电流到达各晶体管之前因自身电阻而损失的电源电压。从封装引脚逐级追踪到每个器件，即可找到电压降低到足以减慢电路或导致失效的位置。InVar 将此分析与功耗和电迁移检查一同执行。
Covered on InVar
Related terms
<p>寄生参数提取\nSPICE 仿真</p>
ISO 26262
ISO 26262 规定道路车辆电气和电子系统的功能安全要求。每个安全目标均分配汽车安全完整性等级，从最低的 ASIL A 到 ASIL D。如果将授权 IP 用于安全功能，就需要相应证据：第 8 部分规定的使用验证记录，或具有安全手册的认证开发过程。
Covered on 汽车半导体
Related terms
半导体 IP
半导体 IP
半导体 IP 是预先设计并验证的电路模块，通过授权用于其他公司的芯片。它涵盖标准单元和存储器编译器等基础 IP，以及 MIPI PHY 或 AMBA 总线控制器等接口 IP。您通过授权获取大多数芯片共有的模块，团队则设计只有自身产品才具备的部分。
Covered on 设计 IP
Related terms
<p>AMBA\n基础 IP\n接口 IP\nMIPI</p>

L

LVDS
LVDS，即低压差分信号，通过一对导线之间的小电压差传输每一位数据，从而在高数据速率下保持较低功耗和电磁干扰。TIA/EIA-644 定义了该标准。您可从 Mixel 授权获得 LVDS 串行器、配套解串器和 D-PHY/LVDS 组合器件。
Covered on LVDS
Related terms
<p>接口 IP\nMIPI D-PHY</p>

M

MIPI
MIPI 是 MIPI Alliance 制定的一组接口规范，面向手机、汽车或任何带摄像头和屏幕设备内部的短距离高速连接。每种协议均运行在可授权获得的物理层（PHY）上。Silvaco 旗下的 Mixel 自 1998 年起设计 MIPI PHY，提供 D-PHY、C-PHY 和 M-PHY。
Covered on MIPI
Related terms
<p>CSI-2 和 DSI\nI3C\nMIPI C-PHY\nMIPI D-PHY\nMIPI M-PHY\n半导体 IP</p>
MIPI C-PHY
MIPI C-PHY 是一种 MIPI 物理层，通过称为 trio 的三线组以三相符号传输图像数据。时钟嵌入在符号跳变中，无需布设独立时钟通道。Silvaco 的 C-PHY IP 来自 Mixel，可独立或在 C-PHY/D-PHY 组合中承载 CSI-2 和 DSI 数据。
Covered on MIPI C-PHY
Related terms
<p>CSI-2 和 DSI\nMIPI\nMIPI D-PHY</p>
MIPI D-PHY
MIPI D-PHY 是 CSI-2 摄像头链路和 DSI 显示链路的底层物理层。它使用一个时钟通道和一个或多个数据通道，并在高速突发传输之间处于低功耗空闲状态。您可授权获得 Mixel 的 D-PHY IP 发射器或接收器，或专为生产测试设计的 TX+ 和 RX+ 版本。
Covered on MIPI D-PHY
Related terms
<p>CSI-2 和 DSI\nLVDS\nMIPI\nMIPI C-PHY</p>
MIPI M-PHY
MIPI M-PHY 是 MIPI 面向功耗敏感链路的串行物理层，例如手机与 UFS 闪存之间或两个芯片之间的连接。数据通过高速 (HS) 档位传输。较慢的 PWM 档位承载低速信号，链路在突发传输之间休眠，使功耗仅随数据传输而产生。Silvaco 授权提供的 M-PHY IP 由 Mixel 设计。
Covered on MIPI M-PHY
Related terms
<p>MIPI\nMIPI D-PHY</p>

P

工艺设计套件 (PDK)
晶圆代工厂的工艺设计套件 (PDK) 汇集设计人员针对某一工艺所需的资料：晶体管模型、设计规则、DRC 和 LVS 规则文件及版图单元。工具读取这些资料，确保您绘制的版图可制造。Silvaco 发布了其工具支持的部分 PDK，所列晶圆代工厂包括 Arm、Tower Semiconductor 和 X-FAB。
Covered on 工艺设计套件
Related terms
<p>基础 IP\n物理验证\nSPICE 模型提取</p>

S

高 sigma 分析
高 sigma 分析确认电路在对应 4 至 6 sigma 或更低失效率下仍满足规格。同一裸片上重复数百万次的任何单元都需要这项分析。存储器位单元可能必须达到 7 sigma，而普通 Monte Carlo 方法可能需要数十亿次运行才能验证。VarMan 通过有限次数的仿真即可达到这一目标。
Covered on VarMan
Related terms
<p>SPICE 仿真\n考虑变异的设计</p>
SPICE 模型提取
SPICE 模型提取将实测或仿真的器件数据转化为电路仿真器所需的参数。首先获取来自探针台或 TCAD 的电流-电压和电容曲线，再拟合标准紧凑模型（例如 BSIM、HSPICE 或 PSP），直至复现这些曲线。Silvaco 通过 Utmost IV 完成这项工作。
Covered on Utmost IV
Related terms
<p>SPICE 仿真\nTCAD 仿真</p>
SPICE 仿真
SPICE 仿真利用紧凑器件模型求解电路网表中每个节点的电压和每条支路的电流。您可求解 DC 工作点、扫描频率或按时间步进。模拟信号完整性依赖于此。更抽象的模型无法展示 PLL 抖动或带隙基准中的失调。
Covered on 电路仿真
Related terms
<p>EDA 软件\nFastSPICE\nSPICE 模型提取</p>
SRAM 编译器
SRAM 编译器是用于静态 RAM 的存储器编译器。输入模块所需的容量、字宽和列复用配置后，它会返回经过特性表征且已完成版图的实例，无需手工绘制阵列。Silvaco 的单端口和双端口 SRAM 编译器面向指定晶圆代工工艺。您可从该工艺提供的功耗模式中选择。
Covered on SRAM 编译器
Related terms
<p>基础 IP\n存储器编译器\n半导体 IP</p>

T

相关内容

公司全部信息

TCAD

工艺与器件仿真，从注入步骤到击穿电压。

AI 驱动设计

SPICE 和 FastSPICE 仿真、定制 IC 设计工具及授权 IP。

设计 IP

可授权用于 SoC 的 MIPI、LVDS、AMBA、I3C 和基础 IP。

解决方案

从目标市场或所需方法入手。

资源

网络研讨会、论文、应用示例和技术文库。