SURGE 2025 中国线上大会
首页 > 公司 > SURGE > SURGE 2025 中国线上大会
已结束的活动
SURGE 2025 中国线上大会
中国 · 2025 年 1 月 17 日,星期五 · 北京时间 13:00–17:00 · 线上活动
概览
2025 年 1 月 17 日
日期
中国
地区
线上
形式
19
三个分会场的会议
关于本次活动
SURGE China 2025 于 1 月 17 日星期五下午在线举行。四小时,19 场演讲。
SURGE 是 Silvaco 为工具用户举办的大会,促进用户持续相互学习。本届大会包括 Ciena 的量子输运研究、TU Wien 的等离子体刻蚀机器学习研究,以及 SilTerra Malaysia 的单元库表征。Silicon Creations 和粤芯半导体也发表了演讲,同时 Silvaco 介绍了 TCAD、EDA 和 IP 的最新进展。
分会场
- 主会场 · 主会场
- 半导体工艺与器件 · 半导体工艺和器件分会场
- IC 设计 · IC设计分会场
议程
SURGE North America 2025 全部 20 场演讲的录像均位于 Silvaco 支持网站。要打开
其中一场,请先登录,或使用工作、高校或政府机构电子邮箱填写简短表单。
主会场
半导体工艺和器件分会场
TCAD最新进展
Eric Guichard 博士,Silvaco,公司高级副总裁及TCAD事业部总经理
摘要
介绍 Victory TCAD 仿真产品的当前进展,以及 TCAD 为何在新器件开发中发挥如此重要的作用,随后探讨 TCAD 的未来发展方向。
产品:TCAD
通过量子传输仿真研究纳米线晶体管的低温特性
Sanam Moslemi-Tabrizi,Ciena,模拟工程师
演讲嘉宾简介,2025 年 1 月
在纳米尺度下,量子效应占据主导地位,经典仿真器无法捕捉这些效应。因此,Ciena 的模拟团队开始构建自己的器件模型,而不再仅依赖供应的模型。Victory Atomistic 通过自洽求解泊松-薛定谔方程,满足了 Ciena 的初步要求,随后两家公司合作扩展其功能。对于 Ciena 在室温下的 5nm 器件,仿真趋势与实验室数据一致。下一步是量子比特研究,旨在通过仿真替代昂贵的低温测量。目前仍在改进最低温度和偏置条件下的收敛性。
产品:Victory Atomistic
用于多尺度等离子体工艺集成和优化的机器学习
Lado Filipovic 博士,TU Wien,副教授
摘要
在等离子体刻蚀中,难点在于使反应器尺度的腔室条件与特征尺度的轮廓保持一致。Filipovic 博士介绍基于设备信息的特征尺度模型和机器学习代理模型。代理模型通过实验数据和设备仿真数据进行学习,其中包括混合等离子体设备模型(HPEM)。其通量预测速度足以支持对 CMOS 和新兴器件所依赖的高深宽比结构进行实时优化,从而减少晶圆厂中的试错运行次数。
在Fab Technology Co-Optimization中应用人工智能技术
Christian Caillat 博士,Silvaco,TCAD应用工程师
摘要
晶圆厂优化通常需要在实际晶圆上进行实验设计,每轮实验可能持续数周或数月。机器学习提供了另一条途径,并已投入生产使用:在软件中对单个制造步骤进行建模,且精度足以支持可信决策。FTCO 利用您的晶圆厂和 TCAD 数据构建数字孪生模型。Caillat 博士通过具体实例介绍 FTCO 流程。
产品:FTCO
功率器件SPICE建模——SiC DMOS参数提取方法研究
Bogdan Tudor 博士,Silvaco,建模负责人
摘要
使用紧凑模型、Verilog-A 或宏模型构建 Si、GaN 和 SiC 功率器件的 SPICE 模型。演讲的大部分内容围绕单个 SiC DMOS 的参数提取展开,包括拟合 I-V 和 C-V 数据,以及处理随偏置变化的电容。随后根据动态行为调优模型,并捕捉动态温度效应。
功率器件物理设计的EDA解决方案
Stefano Pettazzi,Silvaco,应用工程师
摘要
物理设计与验证决定分立功率器件能否可靠运行和制造。功率器件版图包含大量曲线形状,而 DRC 引擎往往难以处理。本会议展示如何使用 Expert 构建这些版图,并使用 SmartDRC 在保持精度的同时快速验证曲线几何图形。最后简要介绍采用同一家供应商的 TCAD 和 EDA 工具进行功率器件开发。
IC设计分会场
使用Viso探索、分析和解决高级寄生问题
Carlos Berlitz,Silvaco,应用工程师
摘要
寄生参数可能严重影响先进节点设计,而通过仿真追查这些问题十分耗时。Viso 直接分析 RC 寄生网络,估算时序、串扰和网络间匹配,并突出显示设计中的问题位置。Carlos Berlitz 将在高速电路上演示这一功能,无需反复进行耗时的仿真。
产品:Viso
标准单元库特征化的挑战与改进
Siti Mariyam,SilTerra Malaysia,高级IP工程师
摘要
运营中的晶圆代工厂经常调整工艺,每次变更都意味着需要重新优化和验证 IP 库。SilTerra 展示 Silvaco 工具在其库开发流程中的作用,以及这些工具如何缩短表征时间。
产品:Standard Cell
先进FinFET工艺中的低电压标准单元库IP设计
Fernando Carrion,Silvaco,研发工程师
摘要
低电源电压会改变先进 FinFET 节点中标准单元的行为:面积、时序、功耗和变异性都会发生变化。Fernando Carrion 首先介绍这些影响,随后介绍 Silvaco 面向 FinFET 节点的低电压库。其中包括多位触发器、状态保持触发器、采用较短晶体管堆叠结构的高扇入单元,以及 Power Management Kit(PMK)。多阈值选项可让您根据设计需求设置性能与功耗的平衡。
产品:Standard Cell
使用Cello FinFET进行先进工艺节点单元库开发
Felipe Bortolon,Silvaco,工程经理
摘要
Cello FinFET 减少了为先进节点构建单元库的工作量。Felipe Bortolon 展示两种用途:将现有库迁移至新节点,以及从 CDL 文件自动生成 GDSII。
产品:Cello FinFET
低电压设计的Bandgap基准
Ahmad S. Mazumder,Silvaco,工程总监
摘要
带隙基准在电源、负载、时间、温度和工艺变化时,仍可保持输出电压近乎恒定。Silvaco 使用 TSMC N3P 3nm FinFET 设计了两款带隙基准:0.45 V 低电压基准和 0.92 V 较高电压基准。两者在 −45°C 至 150°C 范围内的偏差均保持在 1% 以内。
低电压设计的LDO
Shaikh A Shams,Silvaco,应用工程师
摘要
这款采用 TSMC N3P 3nm FinFET 的无电容 LDO 可提供高达 30 mA 电流。在 1.2 V ±10% 输入下,其输出可在 0.45 V 至 0.9 V 之间以 50 mV 步进设置。在 −40°C 至 125°C 的各 PVT 工艺角条件下,PSRR 在 1 kHz 时保持高于 40 dB,在 10 MHz 时保持高于 29 dB。面对 1 A/ns 负载阶跃,下冲和过冲均低于 18 mV。整个设计的面积小于 3,400 µm²。
CAN-XL汽车总线IP介绍
Mauricio Brochi,Silvaco,汽车IP总监
摘要
介绍 CAN 总线如何发展为 CAN XL。1986 年推出的最初 CAN 协议采用非破坏性帧仲裁,使高优先级流量获得总线使用权,并使故障节点退出。CAN FD 于 2011 年推出,速率可达 8 Mbps,有效载荷为 64 字节。CAN XL 将其提升至 20 Mbps 和 2,048 字节。它还可连接 10BASE-T1 等以太网标准,服务于如今已涵盖软件定义汽车的车载网络。
产品:汽车 IP
SURGE North America 2025 的主题
从 SiC 数字孪生到曲线分立器件版图的 DRC
Victory TCAD 最新进展,以及 TCAD 在粤芯半导体工艺与器件研发中的应用
SilTerra 的库表征、低电压 FinFET 单元和 Cello FinFET
将 AI 应用于 Fab Technology Co-Optimization
使用 Jivaro Pro 进行寄生参数缩减,使用 Viso 进行寄生参数分析