AI-Driven Manufacturing covers the process and device physics. AI-Driven Design covers the EDA tools, IP, verification and enablement.
Multiphysics from simulation to the fab floor
EDA tools, licensed IP, verification and enablement
Your market sets the physics problem
Find the technique for your problem
Process and device physics, from simulation to the fab floor
如果您的 SoC 需要 UFS 闪存或芯片间链路,Silvaco 的 MIPI M-PHY IP 可提供 M-PHY v4.1 物理层,支持 HS-G1 至 HS-G4,最高速率为 11.6 Gbps。
首先确认晶圆代工厂、节点和等级与您的目标工艺相匹配。
等级:C = 商用级,I = 工业级。采用其他晶圆代工厂或节点?咨询 M-PHY 对您工艺的支持情况
M-PHY 在您的 SoC 上承载的两类链路。
对于 D-PHY 和 C-PHY 也是如此,在数据手册发布之前,各自就已在芯片中运行。所列产品提供了具体产品型号,便于您核对其是否适用于项目已采用的工艺。
规范版本,向后兼容
高速档位范围
最高高速数据速率
所列产品的晶圆代工厂和节点
indie 的汽车雷达处理器和 MMIC 采用 Mixel 的 ASIL-B D-PHY CSI-2 TX 和 RX IP。交付内容包括安全手册和经认证的汽车功能安全资料。
“我们需要一家能够满足严格汽车要求的 MIPI IP 供应商,以进一步拓展我们的雷达产品组合,并实现高效且可扩展的 ADAS 架构解决方案。凭借与 Mixel 的长期合作及其丰富的汽车领域经验,我们对 Mixel 的能力和可靠性充满信心。我们期待继续合作。”
Peter Gulden,indie 雷达系统与软件执行副总裁
在同一份 PDF 中查询 M-PHY 以及 D-PHY、C-PHY 和组合 PHY 产品。
M-PHY v4.1 与 D-PHY 和 C-PHY 系列一同作为 PRO IP 推出,支持 UniPro 和 UFS。
提供您的目标晶圆代工厂、节点以及所需的档位。Silvaco IP 专家将向您回复有关授权的信息,并确认该工艺是否支持 M-PHY。
它是 MIPI Alliance 面向存储和芯片间高速低功耗链路的串行物理层。Silvaco 的 MIPI M-PHY IP 由 Mixel 构建,支持 v4.1 并保持向后兼容。它支持 HS-G1 至 HS-G4,最高速率为 11.6 Gbps,同时涵盖低速 PWM 档位。
主要用于两种场景:闪存和芯片间链路。该 IP 支持 JEDEC 通用闪存存储,因此适用于 SoC 上的 UFS 接口。同一双单工链路还可处理两个芯片之间的处理器间通信。突发模式运行可节省功耗,可调的压摆率和幅度有助于降低 EMI。
区别首先体现在布线上。M-PHY 采用 8b10b 编码,通过一对单向链路进行点对点通信,面向存储和芯片间数据传输。D-PHY 将一至四条数据通道与转发时钟配合使用,C-PHY 则通过一至三组三线组发送数据。后两者均承载 CSI-2 摄像头和 DSI 显示数据。
一款:产品型号为 20X313,基于 TSMC 40 nm G 工艺的 M-PHY HS-G4,提供商用级和工业级版本。如果您的项目需要不同的档位组合、等级或配置,请向 IP 专家介绍您的设计,并咨询其他可行方案。
目前,M-PHY 产品清单中唯一列出的晶圆代工厂和工艺节点是 TSMC 的 40 nm G 工艺。如果您的项目采用其他工艺,请在首次联系 IP 专家时提供晶圆代工厂和工艺节点。这一信息即可确定 M-PHY 是否适用于您的项目。
UniPro 是 MIPI 用于连接芯片的传输协议,采用分层协议栈,以 M-PHY 作为底层物理层。JEDEC 的通用闪存存储同样基于 UniPro 与 M-PHY 的组合。Silvaco 的 MIPI M-PHY IP 支持两者,因此您的存储端口和芯片间端口可以共用同一 M-PHY IP。
一至四条数据通道及转发时钟,适用于摄像头和显示链路。
采用一至三组三线代替通道,承载 CSI-2 和 DSI 流量。
同一系列中的三种 MIPI 物理层:D-PHY、C-PHY 和 M-PHY。