AI-Driven Manufacturing covers the process and device physics. AI-Driven Design covers the EDA tools, IP, verification and enablement.
Multiphysics from simulation to the fab floor
EDA tools, licensed IP, verification and enablement
Your market sets the physics problem
Find the technique for your problem
Process and device physics, from simulation to the fab floor
由 Silvaco 旗下公司 Mixel 提供的 LVDS 串行器 IP,面向需要让 SoC 通过四条 LVDS 通道向显示面板发送并行数据的团队,支持 TSMC 40LP 和 UMC 40ULP。
它位于链路发送端,将数据从 SoC 传送到面板。
SoC 提供并行数据,串行器将其发送到四条 LVDS 数据通道,第五条通道传送时钟。每通道位宽可设置为 7 位或 10 位,输入时钟范围为 25 至 165 MHz。
线缆距离较长?启用发射预加重,即可在增加距离时保持低误码率。低摆幅输出降低 EMI,PLL 无需任何片外组件,链路符合 TIA/EIA-644。
在接收芯片上,LVDS 解串器按发送端所选位宽,从四个通道中重建并行数据。Mixel 将两者作为一条完整链路进行设计。
首先核对晶圆代工厂。Silvaco 列出两款产品,每家代工厂各一款,两者均提供商业级、工业级和汽车级版本。
CH 表示 LVDS 通道数,每项速率均为每通道速率。LVDS 解串器负责接收端。如果芯片还需要发送 MIPI D-PHY,D-PHY/LVDS Combo TX 可驱动两种标准。采用其他晶圆代工厂或工艺?请咨询 IP 专家。
串行器输出的应用去向。
基本信息不应仅凭供应商的口头说明来判断。
已列出的 LVDS 串行器,TSMC 和 UMC 各一款
TSMC 40LP 产品的每通道速率
输出符合的 LVDS 标准
四个通道的总吞吐量,为 Mixel 对该设计给出的规格
两款 LVDS 串行器及其料号和等级,与解串器及 Silvaco 列出的其他接口产品一并展示。
Mixel 官方页面提供的架构、时钟范围、预加重和完整功能列表。
向 IP 专家说明晶圆代工厂、节点和链路,即可了解两款LVDS 串行器中哪款适用,以及授权涉及的事项。您还可在同一次沟通中索取数据手册。
它将芯片的并行数据转换为低电压差分信号,通过少量串行通道发送,低信号摆幅有助于降低 EMI。Mixel 的版本包含四条数据通道和一条时钟通道,符合 TIA/EIA-644。Silvaco 在 TSMC 40LP 和 UMC 40ULP 上各列出一款产品。
串行器位于发射芯片,解串器位于接收芯片。解串器将四条串行通道恢复为发射 SoC 最初提供的 7 位或 10 位并行字。Silvaco 列出一款解串器产品:基于 TSMC 40LP 的 LVDS RX,每通道 1000 Mbps。
两种:TSMC 40LP 提供 LVDS TX,UMC 40ULP 提供 LVDS TX+。每款均有汽车级版本。Mixel 采用可容忍工艺变异的模块化结构构建 LVDS 内核,因此若您使用其他晶圆代工厂,请向 IP 专家咨询移植。
TSMC 40LP 每通道最高 1000 Mbps,UMC 40ULP 每通道最高 770 Mbps。Mixel 对两者基础设计的额定指标为每通道 1.25 Gbps,即四通道合计 5 Gbps。您授权的具体产品决定可达上限。
四条数据通道,加上第五条时钟通道。LVDS 将 lane 称为 channel,因此产品列表标为 4CH。在并行侧,每通道可编程为 7 位或 10 位,输入时钟为 25 至 165 MHz。数据可在时钟任一边沿采样。
两者均可传输显示数据,但遵循不同规范。LVDS 通过数据通道和独立时钟通道发送 TIA/EIA-644 信号,通常直接连接面板。MIPI D-PHY 发射器遵循 MIPI Alliance 规范,在高速和低功耗模式之间切换以传输 DSI 或 CSI-2。若需要在一个 PHY 中支持两者,可选择 D-PHY/LVDS Combo TX。
链路的接收端。
通过一个 PHY 发送 LVDS 或 MIPI D-PHY。
通过一个 PHY 接收 LVDS 或 MIPI D-PHY。