MIPI C-PHY
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > MIPI > MIPI C-PHY
MIPI C-PHY IP: 3상 심벌 인코딩 물리 계층
Mixel이 개발하여 현재 Silvaco가 제공하는 실리콘 검증 완료 MIPI C-PHY IP로, 더 적은 선에서 CSI-2 카메라 또는 DSI 디스플레이 대역폭이 필요한 IC 설계자를 위한 제품입니다.
파운드리 및 공정별 MIPI C-PHY IP 부품
C-PHY는 사용 가능한 핀에 비해 전송할 데이터가 많은 링크에 유리합니다. 각 트리오는 3개의
선으로 구성되며 별도의 클록 레인이 없습니다. 현재 전용 부품 3개가 모두 TSMC에서 공급됩니다. C-
PHY/D-PHY 콤보 부품은 대부분의 다른 공정을 지원합니다.
T는 트리오를 뜻하며 모든 속도는 트리오당 값입니다. TX+ 부품은 최소한의 면적 오버헤드로 최대 속도 내부 루프백을 추가하여 대량 양산 시 실제 동작 속도로 테스트할 수 있습니다. 같은 핀에서 C-PHY와 D-PHY가 모두 필요한가요? TSMC N2P~65 nm 노드와 두 ST 공정에서 제공되는 C-PHY/D-PHY 콤보 부품을 사용하세요. 노드가 목록에 없다면 IP 전문가에게 문의하세요.
C-PHY 링크 적용 분야
레인 수가 제한된 고대역폭 카메라 링크
이미지 센서에서 SoC로 이어지는 CSI-2 링크로, 3개의 선으로 구성된 하나의 트리오에서 최대 18.24 Gbps를 전송합니다.
디스플레이 인터페이스
DSI로 SoC에서 패널까지 연결하며, 송신기와 수신기 모두 TSMC 22ULL에서 제공됩니다.
모바일 이미징
콤보 PHY로 하나의 설계가 C-PHY 및 D-PHY 부품과 모두 통신하는 휴대폰 카메라와 디스플레이입니다.
C-PHY 최초 실리콘 구현
로드맵에 C-PHY를 새로 도입한다면 최초로 실리콘을 구현한 공급업체를 선택하세요.
그 공급업체가 Mixel입니다. 창립자 Ashraf Takla는 현재 Silvaco의 혼성 신호 IP를 총괄하며,
당시 실리콘을 구현한 팀도 계속 함께하고 있습니다.
2016
IP 공급업체 최초의 실리콘 검증 완료 MIPI C-PHY
2006
C-PHY 사양을 관리하는 MIPI Alliance 가입
TSMC 노드 10개
N6 및 N5를 포함하여 Mixel MIPI PHY IP의 실리콘 검증이 완료된 TSMC 공정 노드
노드 12개 · 파운드리 9개
전체 Mixel MIPI PHY IP가 지원하는 공정 노드 및 파운드리
고객 · Mixel MIPI IP(D-PHY)
2026년 여름
indie
indie는 자동차용 레이더 프로세서와 MMIC를 설계합니다. 인증된 기능 안전 산출물 및 안전 매뉴얼과 함께 제공되는 Mixel의 ASIL-B MIPI D-PHY CSI-2 송신기와 수신기를 라이선스로 도입했습니다.
“레이더 포트폴리오를 확장하고 효율적이며 확장 가능한 ADAS 아키텍처 솔루션을 구현하기 위해 엄격한 자동차 요구 사항을 지원할 수 있는 MIPI IP 공급업체가 필요했습니다. Mixel과의 오랜 파트너십 및 풍부한 자동차 분야 경험을 바탕으로 Mixel의 역량과 신뢰성을 전적으로 확신했습니다. 앞으로도 협력을 이어가기를 기대합니다.”
Peter Gulden, indie 레이더 시스템 및 소프트웨어 부문 수석부사장(EVP)
카탈로그 · PDF
2026년 3월
PRO IP 제품 선택 가이드
모든 C-PHY 및 C-PHY/D-PHY 콤보 부품의 공정, 등급 및 부품 번호를 Silvaco의 다른 양산 준비 완료 IP와 함께 소개합니다.
보도자료
2026년 3월
PRO IP로 제공되는 Mixel MIPI PHY IP
트리오 1~3개, 각 최대 8.0 Gsps를 지원하며 C-PHY v2.1 기반으로 TX, RX, TX+, RX+ 및 Universal 형태로 제공됩니다.
보도자료
2026년 여름
TSMC N2P 공정의 C-PHY/D-PHY 콤보 IP
TSMC N2P용 Mixel 콤보 IP는 C-PHY v2.1에서 트리오당 3.0 Gsps(6.84 Gbps)로 동작하며, 2선 D-PHY 임베디드 클록 모드를 추가합니다.
노드와 링크를 알려주세요
파운드리, 공정 및 구축 중인 카메라 또는 디스플레이 링크를 알려주세요. IP
전문가가 적합한 C-PHY 또는 콤보 부품과 라이선스 방식을 안내합니다.
산출물은 두 부분으로 제공됩니다. 소프트 뷰는 디지털 제어 로직인 RTL 및
STA 제약 조건을 포함합니다. 하드 뷰는 혼성 신호 블록인
GDSII, CDL, LEF 및 LIB를 포함합니다.
MIPI C-PHY IP 관련 질문
MIPI C-PHY란 무엇인가요?
MIPI C-PHY는 3선 트리오에서 3상 심벌로 카메라 및 디스플레이 데이터를 전송하는 MIPI 물리 계층입니다. 클록이 심벌에 내장되어 있어 별도의 클록 레인이 필요하지 않습니다. Mixel이 개발한 Silvaco C-PHY IP는 v2.1을 지원하며 v1.1까지 하위 호환됩니다. CSI-2, DSI 및 DSI-2를 전달합니다.
C-PHY는 D-PHY와 어떻게 다른가요?
D-PHY는 전용 클록 레인과 함께 1~4개 데이터 레인을 사용하며 레인당 최대 6.5 Gbps로 동작합니다. C-PHY는 클록 레인을 없애고 심벌에 타이밍을 내장합니다. 트리오당 8.0 Gsps, 즉 18.24 Gbps에 도달합니다. 두 표준 모두 CSI-2와 DSI를 전달합니다. D-PHY는 더 단순한 링크이며 C-PHY는 선 하나당 더 높은 대역폭을 제공합니다.
C-PHY는 왜 레인당 세 개의 선을 사용하나요?
각 C-PHY 레인은 3상 심벌 인코딩으로 구동되는 세 개의 선, 즉 트리오로 구성됩니다. 심벌마다 2.28비트를 전달합니다. 타이밍이 데이터에 내장되어 있어 별도의 클록 선이 필요하지 않습니다. 따라서 적은 핀으로 높은 처리량을 제공하며, 핀 수가 설계를 제한할 때 특히 유용합니다.
어떤 부품을 사용할 수 있나요?
Silvaco는 TSMC용 전용 C-PHY 부품 3개를 제공합니다. 22ULL에는 각각 2.5 Gsps의 3트리오 구성인 DSI 송신기와 대응하는 DSI 수신기가 있습니다. 40ULP에는 양산 테스트용 최대 속도 내부 루프백을 갖춘 2.5 Gsps의 단일 트리오 CSI-2 TX+가 있습니다. 다른 공정은 C-PHY/D-PHY 콤보 부품을 확인하세요.
C-PHY와 D-PHY가 인터페이스를 공유할 수 있나요?
예, C-PHY/D-PHY 콤보 IP를 사용하면 됩니다. 최대 3개의 트리오에서 C-PHY v2.1 또는 최대 4개의 레인에서 D-PHY v3.5로 동작하는 듀얼 모드 PHY입니다. N2P 버전은 D-PHY v3.6을 지원합니다. 최대 속도는 트리오당 8.0 Gsps 및 레인당 6.5 Gbps입니다. 콤보 부품은 TSMC N2P~65 nm와 ST 28FDSOI 및 40LP에서 제공됩니다.
어떤 데이터 전송률을 지원하나요?
고속 모드에서 Silvaco C-PHY IP는 트리오당 80 Msps~8.0 Gsps를 지원합니다. 이는 182.8 Mbps~18.24 Gbps에 해당합니다. 저전력 모드는 10 Mbps로 동작합니다. 전용 부품 3개는 트리오당 2.5 Gsps이며, TSMC 16FFC의 콤보 Universal 부품은 최대 8.0 Gsps에 도달합니다.
관련 IP
MIPI
전달 클록과 함께 배치된 데이터 레인으로, 6개 파운드리 공정에서 레인당 최대 6.5 Gbps를 지원합니다.
C-PHY/D-PHY Combo
하나의 PHY로 두 표준 중 하나를 지원하며 전용 C-PHY 부품보다 훨씬 다양한 공정을 지원합니다.
MIPI IP
D-PHY, C-PHY 및 M-PHY를 나란히 비교하여 물리 계층부터 선택할 수 있습니다.