#

첨단 패키징

첨단 패키징은 하나의 패키지에 두 개 이상의 다이를 결합합니다. 다이를 인터포저 위에 나란히 배치하거나 수직으로 적층하고 실리콘 관통 비아, 마이크로범프 또는 하이브리드 본딩으로 연결합니다. 설계를 여러 다이로 나누면 접합부가 중요한 문제가 됩니다. 각 접합부의 열, 기계적 응력 및 신호 무결성은 이제 조립이 아닌 설계 단계에서 결정해야 합니다.

Covered on 첨단 패키징

Related terms

<p>기생성분 추출\nTCAD 시뮬레이션<br /> 기생성분 추출\nTCAD 시뮬레이션</p>

원자 수준 소자 시뮬레이션

원자 수준 소자 시뮬레이션은 소자를 매끄러운 연속체가 아닌 결정 격자의 개별 원자로 취급합니다. 밴드 구조, 양자 구속 및 변형률은 평균화된 재료 값이 아니라 원자 배열 자체에서 도출됩니다. 새로운 재료나 폭이 수 나노미터인 채널처럼 연속체 모델에 아직 피팅된 파라미터가 없는 경우에 필요합니다.

Covered on Victory Atomistic

Related terms

TCAD 시뮬레이션

전산 리소그래피

전산 리소그래피는 시뮬레이션으로 마스크 패턴이 실제로 어떻게 형성될지 계산한 다음 웨이퍼에 설계한 형상이 나타날 때까지 마스크를 변경합니다. 공정 근접 효과 보정이 이 작업의 대부분을 수행합니다. 노광, 레지스트 및 식각이 각각 피처를 왜곡하므로 소프트웨어가 마스크 에지를 이동하여 보상하고 마스크 제작을 결정하기 전에 다시 시뮬레이션합니다.

Covered on 리소그래피

Related terms

<p>플라즈마 시뮬레이션\n공정 근접 효과 보정</p>

디지털 트윈

팹에서 디지털 트윈은 시뮬레이션 출력과 웨이퍼 측정 데이터로 학습한 실제 공정의 모델입니다. 이온 주입량이나 어닐링 시간을 변경하면 구조, 소자 동작 및 수율에 미치는 영향을 예측합니다. 스플릿 로트 실험으로 얻을 답을 제공합니다. 변경이 적절하다고 판단된 후에만 웨이퍼를 투입합니다.

Covered on FTCO

Related terms

<p>Fab Technology Co-Optimization (FTCO)\n대리 모델</p>

고시그마 분석

고시그마 분석은 4~6시그마 또는 그보다 더 낮은 실패율에서도 회로가 사양을 만족하는지 확인합니다. 하나의 다이에 수백만 번 복제되는 셀에는 이 분석이 필요합니다. 메모리 비트셀은 7시그마를 충족해야 할 수 있으며, 일반 Monte Carlo로 입증하려면 수십억 번의 실행이 필요할 수 있습니다. VarMan은 제한된 수의 시뮬레이션으로 이를 수행합니다.

Covered on VarMan

Related terms

<p>SPICE 시뮬레이션\n변동성을 고려한 설계</p>

메모리 컴파일러

메모리 컴파일러는 온칩 메모리 생성기입니다. 워드 수, 워드당 비트 수, 컬럼 멀티플렉서 및 전력 옵션을 설정하면 해당 인스턴스의 레이아웃과 모델 집합을 생성합니다. 어레이를 수동으로 그릴 필요가 없습니다. Silvaco의 메모리 컴파일러는 단일 및 듀얼 포트 SRAM, 1포트 및 2포트 레지스터 파일, ROM을 지원합니다.

Covered on 메모리 컴파일러

Related terms

<p>파운데이션 IP\nSRAM 컴파일러</p>

기생성분 추출

기생성분 추출은 모든 배선, 비아 및 콘택트에서 레이아웃이 추가하는 원치 않는 저항과 정전용량을 계산합니다. 결과 넷리스트는 회로도의 예상 동작이 아니라 제조된 칩의 동작을 반영합니다. Silvaco의 전체 칩 추출 도구는 HiPer입니다.

Covered on HiPer

Related terms

<p>EDA 소프트웨어\nIR 강하 분석\n기생성분 축소</p>

기생성분 축소

기생성분 축소 또는 RC 축소는 전기적 동작을 지정한 오차 허용 범위 내로 유지하면서 추출된 넷리스트의 저항, 커패시터 및 인덕터 수를 일부로 줄입니다. 이후 레이아웃 후 시뮬레이션은 훨씬 작은 넷리스트로 동일한 결과를 제공합니다. Jivaro Pro는 특허받은 수학적 접근법으로 축소를 수행합니다.

Covered on Jivaro Pro

Related terms

<p>기생성분 추출\nSPICE 시뮬레이션</p>

포토닉 시뮬레이션

포토닉 시뮬레이션은 실제 형상에서 Maxwell 방정식을 풀어 소자 내 빛의 이동을 예측합니다. 집적 포토닉 구조는 몇 파장 정도의 크기에 불과하므로 광선 추적으로는 충분하지 않습니다. 구조 전체에서 전자기장을 해석해야 합니다. FDTD 같은 전파 기법이 이를 수행합니다. X-PIC Pro Photonics는 이 작업을 위한 Silvaco 제품입니다.

Covered on 포토닉스

Related terms

TCAD 시뮬레이션

물리 검증

물리 검증은 테이프아웃 전 IC 레이아웃에 수행하는 마지막 검사입니다. 설계 규칙 검사(DRC)는 모든 형상을 파운드리의 폭, 간격 및 중첩 규칙과 비교합니다. 레이아웃 대 회로도 비교(LVS)는 단락, 단선 또는 부유 넷 없이 레이아웃의 연결이 회로와 일치하는지 확인합니다. Silvaco 흐름에서는 SmartDRC/LVS가 두 검사를 수행합니다.

Covered on SmartDRC/LVS

Related terms

<p>EDA 소프트웨어\n공정 설계 키트(PDK)</p>

플라즈마 시뮬레이션

플라즈마 시뮬레이션은 식각 또는 증착 챔버 내부의 플라즈마를 평균 온도의 단일 가스가 아닌 개별 입자로 모델링합니다. Particle-in-cell 기법은 입자가 생성하는 장 속에서 이온, 전자 및 중성 입자를 이동시키고 충돌을 추적합니다. 평균화된 모델이 놓치는 웨이퍼 도달 이온의 에너지와 각도를 얻을 수 있습니다.

Covered on 플라즈마

Related terms

<p>전산 리소그래피\nTCAD 시뮬레이션</p>

공정 근접 효과 보정

공정 근접 효과 보정(PPC)은 설계한 형상대로 피처가 형성되도록 마스크를 조정합니다. 노광, 레지스트 및 식각은 모두 에지를 이동시키며 특히 피처가 밀집한 곳에서 영향이 큽니다. 보정하지 않으면 선이 짧아지거나 가늘어지거나 모서리가 둥글어집니다. PPC는 이러한 이동을 모델링하고 반대 방향으로 마스크 에지를 조정합니다. Silvaco의 PPC 제품 이름은 Process Proximity Compensation입니다.

Covered on Process Proximity Compensation

Related terms

전산 리소그래피

표준 셀 라이브러리

표준 셀 라이브러리는 합성 및 배치·배선 도구가 디지털 블록을 구성하는 데 사용하는 인버터부터 플립플롭까지의 로직 셀 집합입니다. 셀은 배치 행에 정렬되도록 공통 높이를 가지며 특정 공정의 타이밍 및 전력 데이터를 포함합니다. Silvaco 라이브러리는 CORE, Power Management IP(PMI) 및 ECO 집합으로 제공되며 다중 Vt 옵션을 지원합니다.

Covered on 표준 셀

Related terms

<p>파운데이션 IP\n메모리 컴파일러\n반도체 IP</p>

대리 모델

대리 모델은 느린 물리 시뮬레이션을 대신하며 해당 시뮬레이션의 결과로 학습합니다. 공정 설정을 입력하면 구조, 소자 지표, 전체 I-V 곡선 등 시뮬레이터가 제공할 결과를 실시간으로 반환합니다. 한계는 학습 데이터의 범위입니다. 해당 범위를 유지하거나 시뮬레이터로 돌아가야 합니다.

Covered on 대리 모델링

Related terms

<p>디지털 트윈\nFab Technology Co-Optimization (FTCO)\nTCAD 시뮬레이션</p>

변동성을 고려한 설계

변동성을 고려한 설계는 소수의 대표 코너뿐 아니라 실제 실리콘의 분포 전반에서 회로가 사양을 충족함을 입증하는 것입니다. FinFET 및 FD-SOI 노드는 공급 전압과 문턱 전압을 낮췄습니다. 이에 따라 분포가 넓어져 대규모 Monte Carlo 분석이 일상적으로 필요해졌습니다. VarMan과 VarMan XMA는 전수 방식보다 훨씬 적은 시뮬레이션으로 같은 결과를 제공합니다.

Covered on VarMan

Related terms

<p>고시그마 분석\nSPICE 시뮬레이션</p>

A

AMBA

AMBA는 Arm의 Advanced Microcontroller Bus Architecture로, 칩 내부의 프로세서, 메모리 및 주변장치를 연결하는 개방형 버스 표준입니다. AXI는 고대역폭 트래픽, AHB는 시스템 버스, APB는 저속 주변장치를 담당합니다. Silvaco는 AMBA 코어와 전체 서브시스템을 라이선스로 제공합니다. 이를 통해 모든 SoC 팀에 익숙한 버스로 블록을 연결할 수 있습니다.

Covered on AMBA

Related terms

<p>I3C\n인터페이스 IP\n반도체 IP</p>

C

CSI-2 및 DSI

CSI-2와 DSI는 이미지 트래픽용 MIPI 프로토콜 두 가지입니다. Camera Serial Interface(CSI-2)는 이미지 센서에서 픽셀을 받아들이고 Display Serial Interface(DSI)는 패널로 픽셀을 보냅니다. 둘 다 D-PHY 또는 C-PHY 물리 계층에서 동작하므로 CSI-2 수신기라는 부품 이름만으로 역할을 알 수 있습니다.

Covered on MIPI

Related terms

<p>MIPI\nMIPI C-PHY\nMIPI D-PHY</p>

E

EDA 소프트웨어

EDA 소프트웨어(전자 설계 자동화)는 집적 회로를 회로도에서 테이프아웃까지 구현하는 도구를 포괄합니다. 회로 시뮬레이션, 레이아웃 작성, 기생성분 추출 및 파운드리 규칙 검사가 모두 EDA 작업입니다. Silvaco는 각 단계의 도구를 개발합니다. TCAD 시뮬레이션은 그보다 하위 수준인 공정과 소자를 다룹니다.

Covered on 제품 및 워크플로

Related terms

<p>기생성분 추출\n물리 검증\nSPICE 시뮬레이션\nTCAD 시뮬레이션</p>

F

Fab Technology Co-Optimization (FTCO)

Fab Technology Co-Optimization(FTCO)은 TCAD 전문가의 개입 없이 팹 및 공정 엔지니어에게 TCAD 수준의 결과를 제공합니다. FTCO는 물리 시뮬레이션과 자체 측정 데이터로 비선형 모델을 학습하여 공정의 디지털 트윈 역할을 할 만큼 정확하게 공정을 추종하도록 합니다. 이후 실시간으로 질문할 수 있습니다.

Covered on FTCO

Related terms

<p>디지털 트윈\n대리 모델\nTCAD 시뮬레이션</p>

FastSPICE

FastSPICE는 회로 시뮬레이션에서 약간의 정확도를 양보하여 처리 용량을 크게 늘립니다. 회로를 파티션으로 나누고 활동이 많은 부분은 자주, 적은 부분은 드물게 해석하며 변화는 이벤트로 전달합니다. 이를 통해 전체 메모리 어레이 또는 디스플레이 패널을 시뮬레이션할 수 있습니다. SmartSpice Pro는 Silvaco 회로 시뮬레이션 제품군의 FastSPICE 엔진입니다.

Covered on SmartSpice Pro

Related terms

SPICE 시뮬레이션

I

파운데이션 IP

물리 IP라고도 하는 파운데이션 IP는 칩을 구성하는 사전 설계 블록을 의미합니다. 로직은 표준 셀, 온칩 메모리는 메모리 컴파일러, 패드는 I/O 셀에서 얻습니다. Silvaco의 파운데이션 IP는 표준 셀, 메모리 컴파일러, 인터페이스 IP 및 저전력 파운데이션 IP를 포괄합니다. 각 IP는 지정된 파운드리 공정용으로 제공됩니다.

Covered on 파운데이션 IP

Related terms

<p>인터페이스 IP\n메모리 컴파일러\nSRAM 컴파일러\n표준 셀 라이브러리</p>

I3C

MIPI Alliance의 I3C는 I2C 및 SPI 링크를 하나의 인터페이스로 통합하기 위해 개발된 2선식 센서 버스입니다. 동적 주소 지정, 인밴드 인터럽트 및 더 빠른 데이터 모드를 추가로 제공합니다. Silvaco의 I3C IP는 I3C Basic을 포함한 I3C v1.1을 기반으로 합니다. APB 호스트 인터페이스를 통해 SDR, DDR 및 HDR-BT 전송을 처리합니다.

Covered on I3C

Related terms

<p>AMBA\n인터페이스 IP\nMIPI</p>

인터페이스 IP

인터페이스 IP는 칩 안팎으로 신호를 전달하는 라이선스 회로입니다. 패키지에 가장 가까운 것은 I/O 셀로, Silvaco는 ESD 보호가 포함된 범용 I/O와 2 Gbps LVDS I/O를 제공합니다. 그 위에는 Mixel의 MIPI D-PHY 같은 물리 계층과 로직이 통신하는 AMBA 및 I3C 같은 온칩 버스 컨트롤러가 있습니다.

Covered on 인터페이스 IP

Related terms

<p>AMBA\nI3C\nLVDS\nMIPI</p>

IR 강하 분석

IR 강하 분석은 전류가 각 트랜지스터에 도달하기 전에 칩의 전력망 저항 때문에 공급 전압이 얼마나 감소하는지 측정합니다. 패키지 핀부터 모든 소자까지 손실을 추적하면 전압이 낮아져 회로가 느려지거나 동작하지 않는 위치를 찾을 수 있습니다. InVar는 전력 및 일렉트로마이그레이션 검사와 함께 이 분석을 수행합니다.

Covered on InVar

Related terms

<p>기생성분 추출\nSPICE 시뮬레이션</p>

ISO 26262

ISO 26262는 도로 차량의 전기 및 전자 시스템에 대한 기능 안전 요구사항을 정합니다. 각 안전 목표에는 가장 낮은 ASIL A부터 ASIL D까지 자동차 안전 무결성 등급이 부여됩니다. 안전 기능에 라이선스 IP를 사용한다면 이를 뒷받침하는 증거가 필요합니다. Part 8의 사용 실적 입증 기록 또는 안전 매뉴얼을 포함한 인증된 개발이 해당합니다.

Covered on 자동차 반도체

Related terms

반도체 IP

반도체 IP

반도체 IP는 다른 회사의 칩에 사용하도록 라이선스로 제공되는 사전 설계 및 검증된 회로 블록입니다. 표준 셀과 메모리 컴파일러 같은 파운데이션 IP부터 MIPI PHY 또는 AMBA 버스 컨트롤러 같은 인터페이스 IP까지 포함합니다. 대부분의 칩에 공통으로 필요한 블록은 라이선스로 사용하고, 팀은 제품 고유의 부분을 설계합니다.

Covered on Design IP

Related terms

<p>AMBA\n파운데이션 IP\n인터페이스 IP\nMIPI</p>

L

LVDS

LVDS(저전압 차동 신호)는 두 선 사이의 작은 전압 차이로 각 비트를 전송합니다. 이를 통해 높은 데이터 속도에서도 전력과 전자기 간섭을 낮게 유지합니다. 표준은 TIA/EIA-644에서 정의합니다. Mixel에서 LVDS 직렬화기, 대응하는 역직렬화기 및 D-PHY/LVDS 콤보 부품을 라이선스로 사용할 수 있습니다.

Covered on LVDS

Related terms

<p>인터페이스 IP\nMIPI D-PHY</p>

M

MIPI

MIPI는 MIPI Alliance가 제정한 인터페이스 사양 모음으로, 휴대전화, 자동차 또는 카메라와 화면이 있는 기기 내부의 짧은 고속 연결을 위한 것입니다. 각 프로토콜은 라이선스로 제공되는 물리 계층(PHY)에서 동작합니다. Silvaco의 일원인 Mixel은 1998년부터 MIPI PHY를 설계해 왔으며 D-PHY, C-PHY 및 M-PHY를 공급합니다.

Covered on MIPI

Related terms

<p>CSI-2 및 DSI\nI3C\nMIPI C-PHY\nMIPI D-PHY\nMIPI M-PHY\n반도체 IP</p>

MIPI C-PHY

MIPI C-PHY는 트리오라고 하는 3선 그룹을 통해 3상 심볼로 이미지 데이터를 전송하는 MIPI 물리 계층입니다. 클록은 심볼 전이에 내장됩니다. 따라서 별도의 클록 레인을 배선할 필요가 없습니다. Silvaco의 C-PHY IP는 Mixel에서 제공하며 단독 또는 C-PHY/D-PHY 콤보로 CSI-2 및 DSI 트래픽을 전달합니다.

Covered on MIPI C-PHY

Related terms

<p>CSI-2 및 DSI\nMIPI\nMIPI D-PHY</p>

MIPI D-PHY

MIPI D-PHY는 CSI-2 카메라 링크와 DSI 디스플레이 링크의 기반 물리 계층입니다. 클록 레인과 하나 이상의 데이터 레인을 사용하며 고속 버스트 사이에는 저전력 상태로 대기합니다. Mixel의 D-PHY IP는 송신기나 수신기 또는 양산 테스트용 TX+ 및 RX+ 버전으로 라이선스를 받을 수 있습니다.

Covered on MIPI D-PHY

Related terms

<p>CSI-2 및 DSI\nLVDS\nMIPI\nMIPI C-PHY</p>

MIPI M-PHY

MIPI M-PHY는 휴대전화와 UFS 플래시 저장장치의 연결이나 두 칩 사이의 링크처럼 전력에 민감한 연결을 위한 MIPI의 직렬 물리 계층입니다. 데이터는 고속(HS) 기어로 전송됩니다. 더 느린 PWM 기어는 저속 신호를 전달하며, 버스트 사이에는 링크가 최대 절전 상태로 들어가 데이터가 이동할 때만 전력을 소비합니다. Silvaco가 라이선스로 제공하는 M-PHY IP는 Mixel이 설계했습니다.

Covered on MIPI M-PHY

Related terms

<p>MIPI\nMIPI D-PHY</p>

P

공정 설계 키트(PDK)

파운드리의 공정 설계 키트(PDK)는 특정 공정에 필요한 트랜지스터 모델, 설계 규칙, DRC 및 LVS 덱, 레이아웃 셀을 묶어 제공합니다. 도구가 이를 읽기 때문에 설계한 레이아웃의 제조 가능성이 유지됩니다. Silvaco는 도구가 지원하는 PDK의 일부를 공개하며, 파운드리에는 Arm, Tower Semiconductor 및 X-FAB 등이 포함됩니다.

Covered on 공정 설계 키트

Related terms

<p>파운데이션 IP\n물리 검증\nSPICE 모델 추출</p>

S

SPICE 모델 추출

SPICE 모델 추출은 측정 또는 시뮬레이션한 소자 데이터를 회로 시뮬레이터에 필요한 파라미터로 변환합니다. 프로브 스테이션이나 TCAD에서 얻은 전류-전압 및 정전용량 곡선으로 시작합니다. 이후 해당 곡선을 재현할 때까지 표준 콤팩트 모델(예: BSIM, HSPICE 또는 PSP)을 피팅합니다. Silvaco에서는 Utmost IV가 이 작업을 수행합니다.

Covered on Utmost IV

Related terms

<p>SPICE 시뮬레이션\nTCAD 시뮬레이션</p>

SPICE 시뮬레이션

SPICE 시뮬레이션은 콤팩트 소자 모델을 사용하여 회로 넷리스트의 모든 노드 전압과 모든 분기 전류를 계산합니다. DC 동작점을 구하거나 주파수를 스윕하거나 시간에 따라 해석할 수 있습니다. 아날로그 신호 무결성은 모두 여기에 달려 있습니다. 더 추상적인 모델로는 PLL의 지터나 밴드갭 회로의 오프셋을 확인할 수 없습니다.

Covered on 회로 시뮬레이션

Related terms

<p>EDA 소프트웨어\nFastSPICE\nSPICE 모델 추출</p>

SRAM 컴파일러

SRAM 컴파일러는 정적 RAM용 메모리 컴파일러입니다. 블록에 필요한 용량, 워드 폭 및 컬럼 멀티플렉서를 입력하면 수동으로 그린 어레이 대신 특성화와 레이아웃이 완료된 인스턴스를 제공합니다. Silvaco의 단일 및 듀얼 포트 SRAM 컴파일러는 지정된 파운드리 공정을 대상으로 합니다. 해당 공정에서 제공하는 전력 모드 중에서 선택합니다.

Covered on SRAM 컴파일러

Related terms

<p>파운데이션 IP\n메모리 컴파일러\n반도체 IP</p>

T

TCAD 시뮬레이션

TCAD 시뮬레이션은 technology computer-aided design의 약어로, 물리를 사용하여 반도체 소자의 제조 과정과 이후 성능을 모델링합니다. 공정 시뮬레이션은 이온 주입, 산화, 식각 및 증착 단계를 거쳐 가상 구조를 생성합니다. 소자 시뮬레이션은 구조 내 캐리어 수송을 해석하여 웨이퍼가 존재하기 전에 전류, 정전용량, 자기 발열 및 항복 전압을 예측할 수 있도록 합니다.

Covered on TCAD

Related terms

<p>원자 수준 소자 시뮬레이션\nEDA 소프트웨어\nFab Technology Co-Optimization (FTCO)\nSPICE 모델 추출</p>