D-PHY TX+

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 테스트 용이성 > D-PHY TX+

Mixel D-PHY TX+: 최대 속도 루프백 테스트를 지원하는 D-PHY 송신기

D-PHY TX+는 Mixel의 MIPI D-PHY 송신기에 자체 수신기를 결합합니다. 따라서 SoC가 카메라 또는 디스플레이 링크를 구동할 때 테스터와 실제 운용 환경에서 모두 최대 속도로 송신 측을 검증할 수 있습니다.

IP 전문가와 상담
TX+ 부품 목록 받기

PHY에 기본 내장된 테스트 기능

수신 측을 설계하고 계신가요? D-PHY RX+는 동일한 최대 속도 테스트 기능을 수신기에 내장합니다.

기능

TX+는 자체 고속 출력을 PHY 내부의 수신기로 되돌려 보내 전체 데이터 속도로 확인합니다. 이 경로는 직렬 핀과 격리되어 있으므로 보드에 연결된 요소가 결과에 영향을 주지 않습니다. 테스터에서 전체 IP를 테스트하고, 칩이 시스템에서 작동할 때 다시 테스트할 수 있습니다. 자동차 및 의료 프로젝트에서 이러한 MIPI 링크 기능에 대한 요구가 늘고 있습니다. Mixel은 하드 매크로에 대해 100%의 테스트 커버리지를 보고합니다. 따라서 보드를 제작하기 전에 첫 실리콘으로 송신 측을 검증할 수 있습니다.

절감 효과

표준 D-PHY에서 최대 속도 테스트를 수행하려면 Universal 구성이 필요합니다. 부품이 출하된 후에는 사용되지 않는 고속 및 저전력 수신기를 위한 면적이 소요됩니다. Mixel의 수치에 따르면 TX+는 Universal보다 면적을 약 30%, 누설 전력을 40% 줄이면서 동일한 테스트를 제공합니다. 또한 고속 핀의 용량성 부하가 줄어 더 높은 데이터 속도를 위한 여유가 생깁니다.

추가 비용

일반 D-PHY 송신기보다 면적이 약 10% 더 필요합니다. 이는 수신기가 차지하는 면적입니다. Mixel은 테스터에서 절감되는 비용의 수치를 제시하지 않습니다. IP 전문가에게 테스트 흐름을 설명하고 해당 사례에 맞게 검토해 보세요.

D-PHY TX+ 부품

현재 16개 부품이 MIPI D-PHY, C-PHY/D-PHY
콤보 및 LVDS/D-PHY 콤보의 세 가지 표준에 걸쳐 D-PHY TX+를 제공합니다. 파운드리, 노드, 표준 또는 프로토콜로 적합한 부품을 찾아보세요.

부품 16개
FOUNDRYPART NAMEFEATURES
TSMCTSMC 22ULL의 D-PHY CSI-2 TX+MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
GlobalFoundriesGF 22FDX+의 D-PHY DSI TX+MIPI D-PHY 지원, 2L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 28HPC+의 D-PHY CSI-2 TX+MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
SamsungSamsung 28FDSOI의 D-PHY DSI TX+MIPI D-PHY 지원, 4L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 40ULP의 D-PHY CSI-2 TX+MIPI D-PHY 지원, 1L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 40ULP의 D-PHY CSI-2 TX+MIPI D-PHY 지원, 4L, 1.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 90LP의 D-PHY CSI-2 TX+MIPI D-PHY 지원, 4L, 2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC N5의 C-PHY/D-PHY Combo DSI TX+MIPI C-PHY 및 MIPI D-PHY 지원, 3T/4L, 4.5Gsps/4.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 16FFC의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 3T/4L, 4.5Gsps/4.5Gbps, 최대 속도 내부 루프백 테스트 기능
STST 28FDSOI의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 3T/4L, 3.5Gsps/2.5Gbps, 최대 속도 내부 루프백 테스트 기능
STST 40LP의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 3T/4L, 3.5Gsps/2.5Gbps, 최대 속도 내부 루프백 테스트 기능
STST 40LP의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 2T/2L, 3.5Gsps/2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 40ULP의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 1T/1L, 2.5Gsps/2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 40ULP의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 2T/2L, 2.5Gsps/2.5Gbps, 최대 속도 내부 루프백 테스트 기능
TSMCTSMC 65LP의 C-PHY/D-PHY Combo CSI-2 TX+MIPI C-PHY 및 MIPI D-PHY 지원, 1L/1T, 1.5Gsps/1.5Gbps, 최대 속도 내부 루프백 테스트 기능
GlobalFoundriesGF 22FDX+의 LVDS/D-PHY DSI TX+ comboMIPI D-PHY 및 LVDS 지원, 4CH/4L, 1039.5Mbps/2.5Gbps, 최대 속도 내부 루프백 테스트 기능

L은 D-PHY 데이터 레인, T는 C-PHY 트리오, CH는 LVDS 채널을 나타내며, 속도는 레인, 트리오 또는 채널당 값입니다. 모든 TX+ 부품 이름의 “+”는
최대 속도 내부 루프백 테스트 기능을 의미합니다. 사용하는 공정이 목록에 없나요? IP 전문가와 상담하기

송신 측 테스트의 추가 면적이 가치 있는 경우

D-PHY 송신기의 양산 테스트

새 칩을 구동하는 동안 시스템 내부 링크의 진단 실행

실리콘 초기 구동

22FDX+ 부품은 자동차 등급 부품 20X371A로도 제공됩니다.

외부 테스터로 인터페이스에 접근할 수 없는 설계

루프백이 PHY 내부에 있으므로 핀을 프로빙하지 않고 송신기를 확인할 수 있습니다.

검증 실적 및 자료

테스트 기능에 면적을 할당하기 전에 수치를 확인하고 싶으실 것입니다. 또한 이미 Mixel D-PHY IP를 제품에 통합한 고객 사례도 필요할 것입니다.

16

TSMC, GlobalFoundries, Samsung 및 ST의 D-PHY TX+ 부품

~30% · ~40%

D-PHY Universal 대비 면적 및 누설 전력 감소

~10%

일반 D-PHY TX 대비 면적 증가

100%

Mixel이 제시한 하드 매크로 블록의 테스트 커버리지

고객 · Mixel MIPI D-PHY IP

2026년 여름

indie

indie는 자동차용 레이더 프로세서와 MMIC를 설계합니다. Mixel은 ASIL-B MIPI D-PHY CSI-2 송신기 및 수신기 IP를 공급했습니다. 여기에는 기능 안전 산출물, 안전 매뉴얼, MIPI D-PHY 적합성 테스트 스위트에 따른 특성화 결과가 포함되었습니다.

“레이더 포트폴리오를 확장하고 효율적이며 확장 가능한 ADAS 아키텍처 솔루션을 구현하기 위해 엄격한 자동차 요구 사항을 지원할 수 있는 MIPI IP 공급업체가 필요했습니다. Mixel과의 오랜 파트너십 및 풍부한 자동차 분야 경험을 바탕으로 Mixel의 역량과 신뢰성을 전적으로 확신했습니다. 앞으로도 협력을 이어가기를 기대합니다.”

Peter Gulden, indie 레이더 시스템 및 소프트웨어 부문 수석부사장(EVP)

카탈로그 · PDF

2026년 여름

Silvaco PRO IP 카탈로그

Mixel의 양산 준비가 완료된 PHY와 Silvaco의 나머지 PRO IP 포트폴리오를 한 번에 다운로드할 수 있습니다.

기술 세부 정보 · mixel.com

2026년 여름

Mixel D-PHY TX+

설계 팀이 설명하는 TX+와 Universal 및 일반 TX 구성의 비교.

기술 세부 정보 · mixel.com

2026년 여름

Mixel IP 테스트 지원

TX+와 RX+를 나란히 비교하고 초기 구동용 Mixel MIPI FPGA Platform을 소개합니다.

카탈로그 · PDF

2026년 여름

이제 PRO IP로 제공되는 Mixel MIPI PHY IP

D-PHY와 C-PHY는 TX, RX, TX+, RX+ 및 Universal 구현으로 제공됩니다.

사용하는 노드에 적합한 TX+ 부품은 무엇인가요?

IP 전문가에게 사용하는 파운드리, 노드, 링크에서 구동하는 쪽을 알려주세요.
적합한 D-PHY TX+ 부품과 사용자의 흐름에서 루프백이 검증하는 범위를 안내받을 수 있습니다. 상담 중에
라이선스에 대해서도 문의하세요. 첫해 지원은
라이선스에 포함됩니다. PHY를 설계한 엔지니어가 지원을 담당합니다.

IP 전문가와 상담
IP 카탈로그 다운로드

D-PHY TX+ 관련 질문

D-PHY TX+란 무엇인가요?

D-PHY TX+는 CSI-2, DSI 및 DSI-2 애플리케이션용으로 개발된 Mixel의 독자적인 MIPI D-PHY 송신기 버전입니다. PHY 내부에서 송신기 옆에 수신기가 배치됩니다. 이를 통해 양산 중에 최대 속도 루프백 테스트를 수행하고 완제품 내부에서도 다시 수행할 수 있습니다. Mixel은 Silvaco의 일원입니다.

현재 플로를 얼마나 유지하려는지에 따라 달라집니다. Expert는 기존 Virtuoso 기술 파일 데이터를 가져오고 OpenAccess를 양방향으로 처리하며 사인오프 DRC를 위해 Calibre RealTime과 연계합니다. 자신의 레이어에서 자체 블록을 사용해 시험하는 것이 공정한 평가 방법입니다.

예. 업데이트와 지원이 포함된 도구별 라이선스를 취득할 수 있기 때문입니다. 기간제 라이선스는 도구별로 1년, 2년 또는 3년 동안 제공되며 서버에서 네트워크 전체에 플로팅 방식으로 배포됩니다. 가격은 공개되지 않으므로 팀에 가장 먼저 필요한 도구부터 문의하십시오.

예. Cadence, Siemens EDA, Synopsys는 모두 Silvaco EDA 파트너입니다. SmartSpice는 HSPICE 및 Spectre 덱을 그대로 사용하며 Expert는 GDSII, OASIS, LEF/DEF 또는 OpenAccess로 레이아웃을 교환합니다. Jivaro Pro는 어떤 추출기에서 생성된 DSPF, SPEF, Calibre View 기생 성분도 축소합니다.

두 그룹이 있으며 그중 하나는 Mixel의 MIPI 팀이 1998년부터 개발해 왔습니다. Mixel PHY IP는 MIPI D-PHY, C-PHY, CSI-2, DSI를 포함하며 9개 파운드리의 12개 노드에서 실리콘으로 검증되었습니다. 기반 및 시스템 IP에는 표준 셀, SRAM, ROM, 레지스터 파일 컴파일러와 AMBA, I3C, 차량용 블록이 포함됩니다.

Silvaco는 ams AG, GlobalFoundries, ON Semiconductor, TSMC, Tower Semiconductor, UMC, X-FAB의 7개 파운드리와 협력합니다. 지원 범위는 공정 노드에 따라 다르며 공개된 PDK 표에 일부가 나열되어 있습니다. 노드가 목록에 없으면 평가를 계획하기 전에 문의하십시오.

관련 정보

모든 Design IP

D-PHY RX+

동일한 최대 속도 루프백 테스트를 수신 측에 내장합니다.

테스트 용이성

송신 및 수신용 Mixel 테스트 용이성 구성을 하나의 제품군에서 제공합니다.

MIPI D-PHY

TX+를 포함한 모든 Mixel D-PHY 부품.

C-PHY/D-PHY Combo

두 표준 중 어느 것이든 실행할 수 있는 하나의 PHY로, 자체 TX+ 부품 8개를 제공합니다.