ROM 컴파일러
홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 메모리 컴파일러 > ROM 컴파일러
ROM 컴파일러
Silvaco ROM 컴파일러는 SoC에 필요한 크기와 mux에 맞춰 비아 프로그래밍 임베디드 ROM IP를 생성하며, 메모리 어레이의 누설은 없습니다.
ROM 컴파일러가 다이 면적과
누설을 줄이는 방법
크기와 mux를 설정하면 컴파일러가 그에 맞는 인스턴스를 생성합니다. 목록에서 선택한 고정 매크로에 맞춰 플로어플랜을 조정할 필요가 없습니다.
비트셀 및 아키텍처
모든 데이터는 하나의 프로그래밍 레이어인 via 1에 저장되므로 비트셀이 작아지고 다이 비용이 낮아집니다. 초고집적 셀은 콤팩트한 비아 아키텍처를 기반으로 합니다. Silvaco는 국부 및 전역 변동과 불일치에 대해 설계를 검증하여 수율을 유지합니다.
성능
빠른 읽기 속도를 제공합니다. 콤팩트한 비아 구조가 기생 정전용량을 줄이고 이에 따라 동적 전력도 감소합니다.
누설
메모리 어레이에는 누설이 없고 주변 회로의 누설은 최소화됩니다. 배터리 구동 부품에서는 그만큼 배터리 수명을 보존할 수 있습니다.
유연성
8~128의 mux 옵션을 선택하고 플로어플랜에 필요한 주소 범위를 설정하세요. 표준 범위를 벗어나는 구성이 필요하다면 컴파일러 팀이 면적, 전력 및 성능 목표에 맞춰 인스턴스를 조정합니다.
지원 공정 범위
180 nm부터 22 nm까지, 즉 180, 152, 130, 110, 90, 85, 65, 55, 40, 28 및 22 nm에서 제공됩니다. Silvaco는 G, LP 및 SOI CMOS 옵션과 eFlash, BCD 및 고전압 공정을 지원합니다. 사용 중인 노드가 목록에 없다면 포팅에 대해 문의하세요.
설계에서 임베디드 ROM이 사용되는 곳
부트 코드 및 펌웨어 저장
테이프아웃 시 확정된 코드를 하나의 비아 레이어에 저장
룩업 테이블 및 상수
고집적 어레이에서 테이블과 계수를 빠르게 읽기
배터리 구동 및 IoT 설계
장치가 유휴 상태일 때 어레이 누설 없음
다이 면적이 중요한 비용 민감형 설계
고집적 셀과 하나의 프로그래밍 레이어로 매크로 크기 최소화
실리콘 검증 완료 및 확인 가능한 부품 번호
25년
ROM 컴파일러의 기반이 되는 컴파일된 메모리 설계 경험
수백만 장의 웨이퍼
Silvaco 컴파일된 메모리를 사용한 수천 개 설계의 실적
파운드리 및 IDM 12개
Silvaco 메모리 컴파일러 도입
180~22 nm
ROM 컴파일러가 지원하는 노드 범위
Liberty · LEF · GDSII
완전히 특성화되고 DRC/LVS 검증을 완료한 모든 인스턴스와 함께 제공
가이드 · PDF
2026년 여름
Silvaco IP 제품 선택 가이드
두 ROM 컴파일러를 파운드리, 노드 및 부품 번호별로 소개하며, 크기 범위, mux 옵션 및 전원 전압을 제공합니다.
웨비나
2026년 여름
Silvaco 메모리 컴파일러로 초저전력 임베디드 메모리를 설계하는 방법
SRAM, 레지스터 파일 및 ROM 컴파일러와 초저전력을 위한 설계 방식을 소개합니다.
뉴스
2026년 여름
Silvaco, Dolphin Design SAS의 메모리 컴파일러 기술 인수
인수를 통해 확보한 ROM, SRAM 및 레지스터 파일 컴파일러를 소개합니다. 이 제품들은 25년 이상의 고집적·초저전력 설계 경험을 기반으로 합니다.
IP 전문가와 파운드리 및 노드의
지원 여부를 확인하세요
파운드리, 노드 및 구상 중인 ROM 사양을 알려주세요. 해당 공정에서 이미
사용 가능한 컴파일러가 있는지, 포팅에 어떤 작업이 필요한지 안내해 드립니다. 라이선스 및 평가
관련 질문도 같은 담당자에게 문의하시면 됩니다.
ROM 컴파일러 관련 질문
ROM 컴파일러란 무엇인가요?
ROM 컴파일러는 크기 및 mux 등 사용자가 설정한 구성에 맞춰 임베디드 읽기 전용 메모리 인스턴스를 생성합니다. 저장 데이터는 제조 시 확정됩니다. Silvaco ROM 컴파일러는 해당 파운드리 공정에 맞춰 완전히 특성화되고 DRC/LVS 검증을 완료한 비아 프로그래밍 ROM을 생성합니다. Liberty, LEF 및 GDSII 뷰가 함께 제공되어 설계 플로에 바로 사용할 수 있습니다.
Via 1 프로그래밍 가능이란 무슨 뜻인가요?
첫 번째와 두 번째 금속 레이어를 연결하는 via 1에서 각 비트는 비아의 배치 여부로 표현됩니다. 모든 저장 데이터가 이 하나의 레이어에 들어갑니다. Silvaco는 이를 콤팩트한 비아 아키텍처 및 초고집적 셀과 결합합니다. 이러한 조합으로 면적을 작게 유지할 수 있으며, 이것이 비아 ROM을 선택하는 이유입니다.
하나의 프로그래밍 레이어가 비용을 줄이는 이유는 무엇인가요?
하나의 레이어만 데이터를 담으므로 비트셀 집적도가 매우 높게 유지됩니다. 같은 용량의 ROM에 필요한 실리콘 면적이 줄어듭니다. 매크로당 면적이 줄면 다이가 작아지고 제조 비용도 낮아집니다. 따라서 비아 ROM은 다이 면적이 비용을 좌우하는 설계에 적합합니다.
누설 특성은 어떤가요?
메모리 어레이의 누설은 없으며 주변 회로의 누설은 최소화됩니다. 콤팩트한 비아 아키텍처는 기생 정전용량도 줄여 읽기 속도를 낮추지 않고 동적 전력을 감소시킵니다. 배터리 구동 또는 IoT 설계에서는 웨이크업 사이의 시간 동안 ROM의 배터리 소모가 매우 적습니다.
어떤 노드와 공정을 지원하나요?
ROM 컴파일러는 180 nm부터 22 nm까지 제공됩니다. G, LP 및 SOI CMOS와 eFlash, BCD 및 고전압 공정을 지원합니다. 현재 부품 번호가 공개된 컴파일러는 TSMC 40 nm ULP eFlash용 61255와 TSMC 55 nm ULP eFlash용 61262의 두 가지입니다. 사용 중인 노드가 목록에 없다면 IP 전문가에게 포팅에 대해 문의하세요.
mux 옵션은 얼마나 제공되나요?
공개된 두 컴파일러 모두 mux 옵션 범위가 8~128입니다. 주소 범위도 유연하므로 매크로 형상을 플로어플랜에 맞출 수 있습니다. 40 nm 컴파일러는 1k~1,152k비트의 ROM을 생성합니다. 55 nm 컴파일러는 512~512k비트를 지원합니다.
관련 IP
SRAM 컴파일러
여러 저전력 모드를 갖춘 싱글 포트 및 듀얼 포트 SRAM
레지스터 파일 컴파일러
1포트 및 2포트 레지스터 파일
메모리 컴파일러
하나의 컴파일러 제품군에 포함된 SRAM, 레지스터 파일 및 ROM
파운데이션 IP
표준 셀, 메모리 컴파일러 및 인터페이스 IP