2026

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 저전력 파운데이션 IP 저전력 파운데이션 IP: 에너지 효율적인 설계를 위한 표준 셀 및 메모리

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 인터페이스 IP 인터페이스 IP: 범용 I/O 및 고속 LVDS SoC I/O 링용 Silvaco 인터페이스

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 표준 셀 표준 셀 라이브러리 IP: CORE, 전력 관리 및 ECO 키트 각 Silvaco

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > IP 관리 IP 관리 소프트웨어: Xena 및 IP Grid 칩 제조사와 IP 공급업체를 위한 IP 관리 소프트웨어로,

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 메모리 컴파일러 > ROM 컴파일러 ROM 컴파일러 Silvaco ROM 컴파일러는 SoC에 필요한 크기와 mux에

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 메모리 컴파일러 > 레지스터 파일 컴파일러 1포트 및 2포트 레지스터 파일 컴파일러 Silvaco 레지스터

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 메모리 컴파일러 > SRAM 컴파일러 싱글 포트 및 듀얼 포트 SRAM 컴파일러 Silvaco SRAM

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 파운데이션 IP > 메모리 컴파일러 임베디드 메모리 컴파일러: SRAM, 레지스터 파일 및 ROM Silvaco 메모리 컴파일러는 카탈로그

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 테스트 용이성 > D-PHY RX+ Mixel D-PHY RX+: 최대 속도 루프백 테스트를 갖춘 D-PHY 수신기 D-PHY RX+는

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > 테스트 용이성 > D-PHY TX+ Mixel D-PHY TX+: 최대 속도 루프백 테스트를 지원하는 D-PHY 송신기 D-PHY TX+는

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > LVDS > LVDS 역직렬화기 LVDS 역직렬화기 IP Silvaco 계열사 Mixel의 LVDS 역직렬화기로, 링크의 수신 측에서 4개의 직렬

홈 > 제품 및 워크플로 > AI 기반 설계 > Design IP > LVDS > LVDS 직렬화기 LVDS 직렬화기 IP Silvaco 계열사 Mixel의 LVDS 직렬화기 IP로, SoC에서 4개의 LVDS 채널을