SURGE 중국 온라인 행사 2025

홈 > 회사 > SURGE > SURGE 중국 온라인 행사 2025

종료된 행사

SURGE 중국 온라인 행사 2025

중국 · 2025년 1월 17일 금요일 · 베이징 시간 13:00–17:00 · 온라인 행사

프로그램 보기

한눈에 보기

2025년 1월 17일

날짜

중국

지역

온라인

진행 방식

19

3개 트랙의 세션

행사 소개

SURGE China 2025는 1월 17일 금요일 오후에 온라인으로 진행되었습니다. 4시간 동안 19개 발표가 진행되었습니다.

SURGE는 Silvaco 도구 사용자들이 서로 배우고 경험을 나눌 수 있도록 Silvaco가 주최하는 컨퍼런스입니다. 이번 행사에서는 Ciena의 양자 수송 연구, TU Wien의 플라즈마 식각용 머신러닝, SilTerra Malaysia의 셀 라이브러리 특성화를 소개했습니다. Silicon Creations와 粤芯半导体도 발표에 참여했으며, Silvaco는 TCAD, EDA 및 IP의 최신 소식을 전했습니다.

트랙

  • 일반 세션 · 메인 세션
  • 반도체 공정 및 소자 · 반도체 공정 및 소자 분과 세션
  • IC 설계 · IC 설계 분과 세션

프로그램

SURGE North America 2025의 20개 발표 전체 녹화 영상은 Silvaco 지원 사이트에서 제공됩니다. 영상을 열려면
해당 사이트에 로그인하거나 직장, 대학 또는 정부 기관 이메일로 간단한 양식을 작성하세요.

메인 세션

회사 최신 소식

Babak Taheri 박사, Silvaco, CEO 겸 이사회 이사

녹화 영상 보기

인공지능이 EDA를 한 단계 더 발전시키는 방법

Wally Rhines, Cornami 사장 겸 CEO, Silvaco 이사회 이사

녹화 영상 보기

반도체 공정 및 소자 분과 세션

TCAD 최신 소식

Eric Guichard 박사, Silvaco, 수석 부사장 겸 TCAD 사업부 총괄 책임자

Victory TCAD 시뮬레이션 제품의 현재 현황과 새로운 소자 개발에서 TCAD가 중요한 이유를 살펴봅니다. 이어서 TCAD 개발의 향후 방향을 소개합니다.

제품: TCAD

녹화 영상 보기

양자 수송 시뮬레이션을 통한 나노와이어 트랜지스터의 저온 특성 연구

Sanam Moslemi-Tabrizi, Ciena, 아날로그 엔지니어

나노스케일에서는 양자 효과가 지배적이지만 고전적 시뮬레이터는 이를 포착하지 못합니다. 이에 Ciena의 아날로그 팀은 제공된 모델에만 의존하는 대신 자체 소자 모델을 구축하기 시작했습니다. Poisson-Schrödinger 방정식을 자기일관적으로 푸는 Victory Atomistic이 Ciena의 초기 요구사항을 충족했으며, 이후 두 회사는 협력하여 기능을 확장했습니다. Ciena의 5nm 소자에 대한 상온 시뮬레이션 결과는 실험 데이터의 추세를 따릅니다. 다음 단계는 비용이 많이 드는 극저온 측정을 시뮬레이션으로 대체하려는 큐비트 연구입니다. 극저온 및 매우 낮은 바이어스 조건에서의 수렴성은 계속 개선하고 있습니다.

제품: Victory Atomistic

녹화 영상 보기

다중 스케일 플라즈마 공정 통합 및 최적화를 위한 머신러닝

Lado Filipovic 박사, TU Wien, 부교수

플라즈마 식각에서 어려운 점은 반응기 스케일의 챔버 조건과 미세 구조 스케일의 프로파일을 일관되게 연계하는 것입니다. Filipovic 박사는 장비 정보를 반영한 미세 구조 스케일 모델과 머신러닝 대리 모델을 다룹니다. 대리 모델은 실험 데이터와 Hybrid Plasma Equipment Model(HPEM) 등의 장비 시뮬레이션을 통해 학습합니다. 이 모델은 CMOS 및 차세대 소자에 필수적인 고종횡비 구조의 실시간 최적화를 지향할 만큼 빠르게 플럭스를 예측합니다. 이를 통해 팹에서 시행착오에 따른 실험 횟수를 줄일 수 있습니다.

녹화 영상 보기

TCAD 소프트웨어를 활용한 R&D 과정의 공정 및 소자 과제 해결

高沛雄 박사, 粤芯半导体, TCAD 시뮬레이션 매니저

녹화 영상 보기

Fab Technology Co-Optimization에 인공지능 기술 적용

Christian Caillat 박사, Silvaco, TCAD 애플리케이션 엔지니어

팹 최적화에는 일반적으로 실제 웨이퍼를 사용한 실험계획법이 필요하며, 각 실험 주기에는 수 주 또는 수 개월이 걸릴 수 있습니다. 머신러닝은 또 다른 접근법을 제공하며 이미 생산 현장에서 사용되고 있습니다. 단일 제조 단계를 신뢰할 수 있을 만큼 정확하게 소프트웨어로 모델링하는 방식입니다. FTCO는 팹 데이터와 TCAD 데이터를 바탕으로 디지털 트윈 형태의 모델을 구축합니다. Caillat 박사는 실제 사례를 통해 FTCO 플로를 소개합니다.

제품: FTCO

녹화 영상 보기

전력 소자 SPICE 모델링 — SiC DMOS 매개변수 추출 방법 연구

Bogdan Tudor 박사, Silvaco, 모델링 책임자

콤팩트 모델, Verilog-A 또는 매크로모델로 구축한 Si, GaN 및 SiC 전력 소자의 SPICE 모델을 다룹니다. 발표의 대부분에서는 하나의 SiC DMOS를 대상으로 추출 과정을 살펴봅니다. I-V 및 C-V 데이터에 모델을 피팅하고 바이어스 의존 정전용량을 처리합니다. 이어서 동적 동작에 맞춰 모델을 조정하고 동적 온도 효과를 반영합니다.

녹화 영상 보기

전력 소자의 물리 설계를 위한 EDA 솔루션

Stefano Pettazzi, Silvaco, 애플리케이션 엔지니어

물리 설계와 검증은 개별 전력 소자가 안정적으로 동작하고 제조 가능한지를 결정합니다. 전력 소자 레이아웃에는 곡선 형상이 많으며, DRC 엔진은 이를 처리하는 데 어려움을 겪는 경우가 많습니다. 이 세션에서는 Expert로 이러한 레이아웃을 작성하고 SmartDRC로 정확도를 유지하면서 곡선 형상을 빠르게 검증하는 방법을 보여줍니다. 마지막으로 단일 공급업체의 TCAD 및 EDA 도구를 전력 소자 개발에 함께 활용하는 방안을 간략히 살펴봅니다.

녹화 영상 보기

IC 설계 분과 세션

EDA 및 IP 최신 소식

Ben Louie, Silvaco, 부사장 겸 IP 사업부 총괄 책임자

Silvaco의 아날로그 및 커스텀 설계 도구에 추가된 새로운 특징과 기능, 그리고 EDA 제품군의 향후 발전 방향을 소개합니다.

녹화 영상 보기

Jivaro Pro 고급 기생 성분 축소

Chung-Chun Chen, Silicon Creations, 아날로그 설계 총괄

제품: Jivaro Pro

녹화 영상 보기

Viso를 활용한 고급 기생 성분 문제의 조사, 분석 및 해결

Carlos Berlitz, Silvaco, 애플리케이션 엔지니어

기생 성분은 첨단 노드 설계에 심각한 영향을 줄 수 있으며, 시뮬레이션을 통해 문제를 추적하는 데는 많은 시간이 걸립니다. Viso는 RC 기생 네트워크를 직접 분석하여 타이밍, 누화 및 네트 간 매칭을 추정하고 설계에서 문제가 발생하는 위치를 강조 표시합니다. Carlos Berlitz는 시간이 오래 걸리는 시뮬레이션을 반복하지 않고 고속 회로에 Viso를 적용하는 방법을 시연합니다.

제품: Viso

녹화 영상 보기

표준 셀 라이브러리 특성화의 과제와 개선

Siti Mariyam, SilTerra Malaysia, 선임 IP 엔지니어

운영 중인 파운드리는 공정을 자주 변경하며, 변경될 때마다 IP 라이브러리를 다시 최적화하고 검증해야 합니다. SilTerra는 자사의 라이브러리 개발 플로에서 Silvaco 도구가 사용되는 단계와 이러한 도구가 특성화 시간을 단축하는 방법을 소개합니다.

제품: Standard Cell

녹화 영상 보기

첨단 FinFET 공정의 저전압 표준 셀 라이브러리 IP 설계

Fernando Carrion, Silvaco, R&D 엔지니어

낮은 공급 전압은 첨단 FinFET 노드에서 표준 셀의 동작을 변화시킵니다. 면적, 타이밍, 전력 및 변동성이 모두 달라집니다. Fernando Carrion은 이러한 영향을 먼저 설명한 후 FinFET 노드용 Silvaco 저전압 라이브러리를 소개합니다. 이 라이브러리에는 멀티비트 및 상태 유지 플립플롭, 직렬 트랜지스터 수를 줄인 고팬인 셀, Power Management Kit(PMK)가 포함됩니다. 다중 문턱전압 옵션을 통해 설계에 필요한 성능과 전력 간의 균형을 설정할 수 있습니다.

제품: Standard Cell

녹화 영상 보기

Cello FinFET을 활용한 첨단 공정 노드의 셀 라이브러리 개발

Felipe Bortolon, Silvaco, 엔지니어링 매니저

Cello FinFET은 첨단 노드용 셀 라이브러리 구축 작업을 줄여줍니다. Felipe Bortolon은 기존 라이브러리를 새로운 노드로 이전하는 방법과 CDL 파일에서 GDSII를 자동으로 생성하는 방법이라는 두 가지 활용 사례를 소개합니다.

제품: Cello FinFET

녹화 영상 보기

저전압 설계를 위한 밴드갭 기준전압

Ahmad S. Mazumder, Silvaco, 엔지니어링 총괄

밴드갭 기준전압 회로는 전원, 부하, 시간, 온도 및 공정이 변해도 전압을 거의 일정하게 유지합니다. Silvaco는 TSMC N3P 3nm FinFET 공정으로 0.45 V 저전압 기준전압 회로와 0.92 V 고전압 기준전압 회로 두 가지를 설계했습니다. 각 회로는 −45°C부터 150°C까지 1% 이내의 변동을 유지합니다.

녹화 영상 보기

저전압 설계를 위한 LDO

Shaikh A Shams, Silvaco, 애플리케이션 엔지니어

TSMC N3P 3nm FinFET 공정으로 구현한 이 외부 커패시터 없는 LDO는 최대 30 mA를 공급합니다. 1.2 V ±10% 입력에서 출력은 0.45 V부터 0.9 V 사이에서 50 mV 단위로 설정할 수 있습니다. −40°C부터 125°C까지의 PVT 코너에서 PSRR은 1 kHz에서 40 dB 이상, 10 MHz에서 29 dB 이상을 유지합니다. 1 A/ns 부하 스텝에서 언더슈트와 오버슈트는 18 mV 미만입니다. 이 모든 기능을 3,400 µm² 미만의 면적에 구현했습니다.

녹화 영상 보기

CAN-XL 차량용 버스 IP 소개

Mauricio Brochi, Silvaco, 차량용 IP 총괄

CAN 버스가 CAN XL로 발전해 온 과정을 살펴봅니다. 1986년의 최초 CAN 프로토콜은 프레임을 손상시키지 않고 중재하여 우선순위가 높은 트래픽이 버스를 사용하고 결함 노드는 분리되도록 했습니다. 2011년에 등장한 CAN FD는 최대 8 Mbps와 64바이트 페이로드를 지원했습니다. CAN XL은 이를 20 Mbps와 2,048바이트로 확장합니다. 또한 10BASE-T1과 같은 Ethernet 표준과 연결되어 소프트웨어 정의 차량까지 포함하는 차량 내 네트워크를 지원합니다.

 

제품: Automotive IP

녹화 영상 보기

SURGE North America 2025의 주요 주제

전력 소자

SiC 디지털 트윈부터 곡선형 개별 소자 레이아웃의 DRC까지

TCAD

Victory TCAD 업데이트 및 粤芯半导体의 공정·소자 R&D에서의 TCAD 활용

Standard Cell

SilTerra의 라이브러리 특성화, 저전압 FinFET 셀 및 Cello FinFET

FTCO

Fab Technology Co-Optimization에 AI 적용

Analog and Custom IC

Jivaro Pro를 활용한 기생 성분 축소 및 Viso를 활용한 기생 성분 분석

관련 정보

SURGE

사용자 컨퍼런스, 2026년 프로그램 및 전체 아카이브

SURGE 2026

미국, EMEA, 일본 및 중국, 2026년 2월 24일~3월 19일

SURGE 2025, 중국

2025년 1월 15일 · 온라인 행사

SURGE 2025, EMEA

2025년 1월 21일 · 온라인 행사

SURGE 2025, 일본

2025년 1월 23일 · 온라인 행사

행사

SISPAD, IEDM 및 Silvaco가 참가하는 기타 행사

웨비나

최근 주제로는 Utmost IV 모델 추출 및 플라즈마 챔버 시뮬레이션 등이 있습니다.