回路シミュレーション
ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション
回路シミュレーションとSPICEシミュレーション
アナログ、ミックスドシグナル、メモリ、ディスプレイ回路向けのSPICEシミュレーションソフトウェア。設計に必要な箇所では完全なトランジスタレベルの精度を提供し、その規模では対応が難しい回路にはFastSPICEを使用します。
SPICEシミュレーションの役割
SPICEシミュレータが計算するもの
ネットリストと各デバイスのコンパクトモデルをSPICEシミュレータに入力します。モデルは通常、ファウンドリのPDKから取得します。シミュレータは、バイアス点、周波数範囲、または時間の各ステップで、すべてのノードの電圧とすべての分岐の電流を求めます。結果は波形として得られ、その波形に基づいて設計を評価します。
トランジスタレベルの精度が重要な理由
デジタルゲートは遅延として抽象化できますが、バンドギャップ回路、PLL、データコンバータでは同じことはできません。これらの合否は、トランジスタに存在するオフセット、ノイズ、バイアス電流によって決まります。そのため、アナログのサインオフは今もSPICEシミュレーションで行われ、入力するモデルはソルバーと同じくらい重要です。
規模が大きくなると何が変わるか
SRAMアレイやディスプレイパネルには数百万個のデバイスがあり、すべてを各タイムステップで解くのは現実的ではなくなります。そのため、処理を複数のコアに分散するか、回路を分割し、動作が少ない部分の計算間隔を粗くします。前者にはSmartSpice、後者にはSmartSpice Proが対応します。
直面している課題に応じてツールを選択
SmartSpice
完全なトランジスタレベルの結果がサインオフを左右する回路向けの並列SPICEシミュレータ。HSPICEおよびSpectreのデッキを実行できます。
SmartSpice Pro
数百万個のデバイスを含むSRAMやTFTディスプレイ回路向けのFastSPICE。各デバイスを完全に解くことよりも処理容量を重視する場合に適しています。
SmartView
アナログ、RF、デジタル、ミックスドシグナルの結果を対象に、実行中または実行後に波形の表示と測定を行います。
SmartSpiceエンジンを基盤とする放射線解析。シングルイベント効果と線量率に対応します。
InVar
単一ブロックからフルチップまで、アナログおよびミックスドシグナル設計のIRドロップ、エレクトロマイグレーション、熱を解析します。
SmartSpiceの機能
Circuit Rubberband
回路の実行中にモデルパラメータとインスタンスパラメータを調整し、各変更に伴う波形の変化を確認します。
完全なSPICE精度か、FastSPICEの処理容量か？
選択は、回路が近似を許容できるか、その規模に対応できるかによって決まります。
どちらも同じファウンドリモデルを読み込むため、選択に伴ってフローを再構築する必要はありません。
完全なSPICE精度
SmartSpice
重要なネット、高精度アナログブロック、カスタムデジタルロジック、キャラクタライゼーション対象のセルライブラリなど、トランジスタレベルの結果が必須の場合はSmartSpiceを選択します。局所および大域最適化を内蔵し、DC、AC、過渡、ノイズの各解析を提供します。複数のソルバーとステッピングアルゴリズムにより、800万個を超える能動デバイスを含む回路でも収束を図ります。
FastSPICEの処理容量
SmartSpice Pro
SRAMアレイやTFTパネルのように、回路が数百万個の素子に達し、その大部分が繰り返し構造の場合にはSmartSpice Proが適しています。アクティブなパーティションと非アクティブなパーティションを異なる頻度で処理し、精度はパーティションごとに設定します。DC動作点と過渡解析に対応し、ACおよびノイズ解析にはSmartSpiceを使用します。
その中間が必要ですか？SmartSpiceのHPPモードは、過渡シミュレーションを複数のコアで並列実行し、
高速アナログ解析を実現します。精度の許容値はユーザーが設定できます。
対象となる回路
アナログ・ミックスドシグナル設計
バンドギャップ回路、PLL、データコンバータのアナログ回路シミュレーション。完全なSPICE実行でサインオフを行い、周辺のビヘイビアブロックはVerilog-Aでモデル化します。
SRAMとメモリ
メモリアレイとコンパイラのキャラクタライゼーション。単一のプロセスノードでも、数万回のコーナー実行が必要になることがあります。
耐放射線設計
ファウンドリ独自のモデルを用いたシングルビット・マルチビット反転および線量率効果の解析。Silvacoのプロセス・デバイスシミュレーションと連携します。
IRドロップと熱のサインオフ
バックエンド設計の変更がまだ可能な早期段階で、フルチップの電源電圧降下と自己発熱を確認します。
HSPICEまたはSpectreのフローに導入
ネットリスト
HSPICEおよびSpectreのデッキはSmartSpiceに読み込めます。これらの解析機能と結果形式に対応しています。従来のPSPICEやBerkeley SPICEのネットリストも使用でき、SmartSpiceを既存のシミュレータと併用できます。
デバイスモデル
ファウンドリが提供するHSPICEおよびSpectreのモデルをSmartSpiceとSmartSpice Proに直接読み込めます。TFT、OTFT、SOI、HBT、FRAM、FinFET技術向けの校正済みモデルライブラリも利用できます。カスタムモデルはVerilog-Aを通じて導入でき、Verilog-AMS 2.3.1のアナログ機能に対応します。SmartSpice ProはTMIにも対応しています。
Cadence ADEとSynopsysのツール
SmartSpiceはSpectre互換モードでCadence ADE内から実行でき、Synopsysのフローで生成されたHSPICEネットリストとモデルを読み込みます。
結果と計算処理
LSFまたはSun Grid経由でジョブを送信すると、SmartSpiceはモンテカルロ実行と.ALTER実行をネットワーク上のCPUに分散します。SmartViewは、FSDB、Spectre PSF、Touchstone、Libertyのデータを含む結果を開けます。
実際のSPICEシミュレーションの結果
Silvaco EDAはすでに大手半導体企業10社のうち6社で使用されており、お客様が初めての導入チームというわけではありません。
お客様事例
2018年8月
お客様事例：SmartSpiceを用いた次世代の低消費電力メモリシステムの実現
Mobile Semiconductorは、メモリコンパイラのキャラクタライゼーションをSmartSpiceとSmartViewに移行しました。ある22nmノードでは56,000回のSPICE実行を行い、キャラクタライゼーション時間が50%改善しました。従来の制御ファイルと.MEASURE文もそのまま移行できました。
リリースノート · PDF
2025年7月
SmartSpice 2022ベースラインリリースの新機能トップ10
5.0.3.Rから5.2.0.Rへの移行では、新しいソルバーにより最大25倍の高速化を実現しました。また、GUIの改善、内蔵テキストエディタ、SmartSpice RFとProの更新、Cadence ADE内でのSpectre互換性の向上も追加されました。SmartSpiceは現在5.9.2.Rとして出荷されています。
リリースノート · PDF
2022年8月
Silvacoの比較実行では、4.44.3.Rの4,766秒に対し、5.0.3.Rは1,124秒で完了し、メモリ使用量は約9分の1でした。
アプリケーションノート · PDF
2018年8月
ポストレイアウトの45nm SRAMでは、Jivaroによる削減とTurboモードを併用したHPPにより、実行時間が約90時間から2.2時間に短縮され、電力測定値の差は1%以内でした。このノートでは、プレレイアウトおよびポストレイアウトでの設定を説明します。
ウェビナー
2025年7月
ディスプレイのバックプレーンに4端子TFTモデルが重要な理由と、Flex ModelingによってSPICEレベルで残像を再現する方法を説明します。
アプリケーションノート · PDF
2022年8月
SmartSpice SEUモジュール
シングルイベントアップセットの発生原因、Messenger電流モデルによる粒子入射の表現、および.RAD文を用いてSmartSpiceに適用する方法を説明します。
評価と運用のサポート
SmartSpiceの評価
問題が発生している回路のデッキ、ファウンドリモデル、収束しない過渡解析をご用意ください。Silvacoのアプリケーションエンジニアにご相談いただけます。
ダウンロードとドキュメント
インストーラ、リリースノート、マニュアルは、アカウントが必要なSilvacoカスタマーポータルで提供しています。SmartSpice、SmartView、Gatewayは、2025ベースラインリリースのIC Designパッケージに同梱されています。
すでにご利用中の場合
サポートケースを登録するか、ライセンスとインストールについてご相談ください。
SPICEシミュレーションに関する質問
SPICEシミュレーションとは何ですか？
SPICEシミュレーションは、ネットリストとコンパクトデバイスモデルからすべてのノード電圧と分岐電流を計算し、回路の動作を予測します。DC動作点、周波数領域、時間領域で動作します。上位レベルの抽象化ではバンドギャップ回路のオフセットやPLLのジッタを捉えられないため、アナログおよびミックスドシグナルのサインオフは今もSPICEに依存しています。
SPICEとFastSPICEの違いは何ですか？
SPICEはすべてのデバイスを各タイムステップで解くため高精度ですが、実行できる回路規模に制約があります。FastSPICEは回路を分割し、非アクティブな部分のシミュレーション頻度を下げることで、管理された範囲で精度と処理容量を交換します。SilvacoのFastSPICEエンジンであるSmartSpice Proは、数百万素子のメモリおよびディスプレイ回路向けに開発されています。
自分の設計には、どのSilvacoシミュレータを使用すべきですか？
回路によって異なります。SmartSpiceは精度が結果を左右する用途、SmartSpice Proは大規模なSRAMアレイやTFTパネルに適しています。SmartSpice RadHardは放射線効果、InVarはIRドロップと熱に対応します。SmartViewはSmartSpice製品群全体で使用する波形ビューアです。
SilvacoのシミュレータはCadenceまたはSynopsysのフロー内で実行できますか？
はい。SmartSpiceはSpectre互換モードのシミュレータとしてCadence ADEに組み込めます。Synopsysのフローとは形式を介して連携します。HSPICEのデッキとモデルをSmartSpiceに読み込み、HSPICEおよびFSDBの波形をSmartViewで開けるため、既存の設定を維持できます。
対応するネットリストとモデルの形式は何ですか？
SmartSpiceはHSPICE、Spectre、PSPICE、Berkeley SPICEのネットリストに加え、BSIM3、BSIM4、BSIM6、FinFET向けBSIM-CMGを含むファウンドリのHSPICEおよびSpectreモデルを読み込みます。カスタムモデルやビヘイビアモデルにはVerilog-Aを使用し、SmartSpice ProではTMIも追加されます。結果については、SmartViewがSmartSpiceのrawファイル、HSPICE、Spectre PSF、FSDB、Touchstone、VCDに対応します。
耐放射線回路シミュレーションはどのように異なりますか？
粒子入射や線量率パルスは、回路が本来流すことを想定していない電流を注入します。SmartSpice RadHardは、追加のサブ回路ではなく、標準デバイスモデルのコンパイル版にその物理を組み込みます。.RAD文で解析を呼び出し、ネットリストを編集せずに既存のファウンドリモデルで実行できます。
AIを活用した設計のその他の製品
アナログ・カスタムIC
ネットリストの生成元と戻り先 — Gatewayが回路図からSmartSpiceを起動し、Jivaroがシミュレーション対象のポストレイアウトネットリストを削減します
Design IP
自社で設計・シミュレーションする代わりにライセンスを取得するシリコン — Mixel PHY IP、ファウンデーションIP、システムIP