AI-Driven Manufacturing covers the process and device physics. AI-Driven Design covers the EDA tools, IP, verification and enablement.
Multiphysics from simulation to the fab floor
EDA tools, licensed IP, verification and enablement
Your market sets the physics problem
Find the technique for your problem
Process and device physics, from simulation to the fab floor
Silvaco傘下のMixelが提供するLVDSシリアライザIPです。SoCから4つのLVDSチャネルを介してディスプレイパネルにパラレルデータを送信するチーム向けに、TSMC 40LPとUMC 40ULPで提供します。
SoCからパネルへつながるリンクの送信側を担います。
SoCが渡すパラレルデータを、シリアライザが4つのLVDSデータチャネルに出力し、5番目のチャネルでクロックを伝送します。幅はチャネル当たり7ビットまたは10ビットに設定できます。入力クロックは25~165 MHzの範囲で使用できます。
ケーブルが長い場合は、送信プリエンファシスを有効にすることで、距離が延びても低いビット誤り率を維持できます。低振幅出力がEMIを抑え、PLLは外付け部品を必要とせず、リンクはTIA/EIA-644に準拠します。
受信チップでは、LVDSデシリアライザが、送信側で選択した幅を使用して4つのチャネルからパラレルデータを復元します。Mixelは両者を1つのリンクとして設計しました。
まずファウンドリをご確認ください。Silvacoは各ファウンドリ向けに1製品、計2製品を掲載しており、どちらも商用、産業用、車載グレードで提供します。
CHはLVDSチャネル数を表し、各速度はチャネル当たりの値です。受信側はLVDSデシリアライザが担います。チップがMIPI D-PHYも送信する必要がある場合は、D-PHY/LVDS Combo TXが両方を駆動します。異なるファウンドリやプロセスについては、IPスペシャリストにご相談ください。
シリアライザ出力の接続先。
基本仕様は、ベンダの説明だけに頼らず確認できるべきです。
TSMC向け1製品、UMC向け1製品のLVDSシリアライザを掲載
TSMC 40LP製品のチャネル当たりの速度
出力が準拠するLVDS規格
Mixelが設計に対して規定する、全4チャネルの合計スループット
両方のLVDSシリアライザ製品の製品番号とグレードを、デシリアライザおよびSilvacoが掲載するその他の全インターフェース製品とともに紹介します。
Mixelの公式ページで、アーキテクチャ、クロック範囲、プリエンファシス、全機能一覧をご確認いただけます。
ファウンドリ、ノード、リンクについてIPスペシャリストにお知らせください。2つのLVDSシリアライザ製品のうち適したものと、ライセンスに関する内容をご案内します。同時にデータシートもご請求いただけます。
チップのパラレルデータを受け取り、少数のシリアルチャネルを介して低電圧差動信号として送信します。低い信号振幅によってEMIを抑えます。Mixelの製品は4つのデータチャネルと1つのクロックチャネルで動作し、TIA/EIA-644に準拠します。SilvacoはTSMC 40LPとUMC 40ULPにそれぞれ1製品を掲載しています。
シリアライザは送信チップに、デシリアライザは受信チップに配置します。デシリアライザは4つのシリアルチャネルを、送信SoCの元の7ビットまたは10ビットのパラレルワードに戻します。Silvacoはデシリアライザとして、チャネル当たり1000 MbpsのTSMC 40LP向けLVDS RXを1製品掲載しています。
2つです。TSMC 40LP向けのLVDS TXと、UMC 40ULP向けのLVDS TX+があります。それぞれ車載グレードも提供します。Mixelはプロセスばらつきに耐性のあるモジュール式ブロックでLVDSコアを構築しているため、その他のファウンドリをご利用の場合は、IPスペシャリストに移植についてお問い合わせください。
チャネル当たり、TSMC 40LPでは最大1000 Mbps、UMC 40ULPでは最大770 Mbpsです。Mixelは両製品の基盤となる設計について、チャネル当たり1.25 Gbps、全4チャネルで5 Gbpsと規定しています。実際の上限は、ライセンスを取得する製品によって決まります。
4つのデータチャネルと、5番目のクロックチャネルです。LVDSではレーンをチャネルと呼ぶため、製品一覧には4CHと記載されます。パラレル側ではチャネル当たり7ビットまたは10ビットを設定し、25~165 MHzの入力クロックを供給します。データはどちらのクロックエッジでもストローブできます。
どちらもディスプレイデータを伝送できますが、仕様が異なります。LVDSは専用クロックチャネルを伴うデータチャネルでTIA/EIA-644信号を送り、通常はパネルを直接駆動します。MIPI D-PHYトランスミッタはMIPI Alliance仕様に従い、高速モードと低消費電力モードを切り替えてDSIまたはCSI-2を伝送します。1つのPHYで両方に対応したい場合は、D-PHY/LVDS Combo TXをご利用ください。
リンクの受信側。
1つのPHYからLVDSまたはMIPI D-PHYを送信。
1つのPHYでLVDSまたはMIPI D-PHYを受信。