AI-Driven Manufacturing covers the process and device physics. AI-Driven Design covers the EDA tools, IP, verification and enablement.
Multiphysics from simulation to the fab floor
EDA tools, licensed IP, verification and enablement
Your market sets the physics problem
Find the technique for your problem
Process and device physics, from simulation to the fab floor
Silvaco傘下のMixelが提供するLVDSデシリアライザです。リンクの受信側に位置し、4つのシリアルチャネルをパラレルデータに戻す必要があるSoC向けに設計されています。
トランスミッタが送信したデータを受け取り、元のパラレルワードとしてロジックに渡します。
デジタルCMOSで構築されたTIA/EIA-644互換の4つの受信チャネルを備えています。25~165 MHzでクロック動作させ、チャネル当たり7ビットまたは10ビットのパラレル出力を選択できます。
レシーバでは常に十分なマージンの確保が課題になります。各データチャネルをクロックチャネルに整合させることで、Mixelが実現できる限りのマージンを確保し、新しいプロセスへの移行も容易にします。PLLはオンチップで、外付け部品は不要です。他の回路にも外付け部品は必要ありません。アイドル時のパワーダウンモードを備え、低振幅信号によってEMIを抑えます。
各チャネルの定格は1000 Mbpsです。同じリンクの送信側については、LVDSシリアライザをご覧ください。入力でMIPI D-PHYにも対応する必要がある場合は、D-PHY / LVDS Combo RXが両方を処理します。
採用するファウンドリとプロセスからご確認ください。
CHはチャネル数を表し、速度はチャネル当たりの値です。商用、産業用、車載グレードで提供します。掲載されていないプロセスや構成が必要な場合は、IPスペシャリストにご相談ください。
LVDS入力の適用分野。
掲載製品の製造プロセス
4チャネル、各チャネル1000 Mbps
互換性を持つLVDS規格
商用・産業用に加え、製品番号20X331Aとして提供
すべてのLVDS製品をファウンドリ、ノード、製品番号、グレード別に掲載し、シリアライザとその他のPRO IPも併記しています。
MixelのPHYポートフォリオがSilvaco PRO IPとして提供されるようになった経緯と、TXおよびRXの両方を用意するD-PHY/LVDSコンボについて。
設計対象のプロセスをIPスペシャリストにお知らせください。そのプロセスでのLVDSデシリアライザの提供状況と、ライセンスに関する内容をご案内します。
LVDSデシリアライザは、LVDSリンクの受信側に配置されます。リンクのシリアルチャネルを、チップで処理するパラレルデータに戻します。Silvacoの製品はMixelの4チャネル設計を採用し、デジタルCMOS、TIA/EIA-644互換で、現在TSMC 40LP向けとして掲載されています。
シリアライザは送信側でパラレルデータを4つのLVDSチャネルにまとめます。デシリアライザはリンクの受信側でそれを復元します。SilvacoはTSMC 40LP向けにLVDS TXと本RXを各1製品掲載しており、どちらもチャネル当たり1000 Mbpsの定格です。シリアライザにはUMC 40ULP向け製品もあります。
現在、TSMC 40LP向けの1製品が掲載されています。商用・産業用グレードは製品番号20X331、車載グレードは20X331Aです。Mixelがデータとクロックのチャネルを整合させる理由の1つは、プロセス移行を容易にすることです。他のファウンドリやノードについても早い段階でご相談ください。IPスペシャリストが、お使いのプロセスへの移行に必要な作業をご案内します。
TSMC 40LP製品は4チャネル構成で、チャネル当たり1000 Mbpsの定格です。Mixelはデシリアライザコア自体について、最大1.15 Gbpsの帯域幅と5 Gbpsの総スループットを提示しています。リンクに必要な性能が掲載製品を上回る場合は、コアについてお問い合わせください。
4つです。ただしLVDSではチャネルと呼びます。このデシリアライザは4つのデータチャネルと1つのクロックチャネルを受信し、各データチャネルから7ビットまたは10ビットのパラレルワードを出力します。MIPI D-PHYレーンも必要な設計では、両方に対応するD-PHY / LVDS Combo RXをご検討ください。
受信する規格が異なります。D-PHYレシーバは、1~4本のデータレーンでMIPIのカメラまたはディスプレイトラフィック(CSI-2またはDSI)を伝送します。本製品は4チャネルでTIA/EIA-644 LVDSを受信します。両方の入力を受け付ける必要がある場合、SilvacoはTSMC 28HPC+向けのLVDS/D-PHY CSI-2 RXコンボを掲載しています。
TSMC 40LPおよびUMC 40ULP向けとして掲載されている送信側
リンクの両端と、LVDSとMIPIの位置付け
TSMC 28HPC+上で、1つの入力からLVDSまたはMIPI D-PHYを受信
1つのトランスミッタからLVDSまたはMIPI D-PHYを駆動